FPGA课程设计课程设计报告.docx
《FPGA课程设计课程设计报告.docx》由会员分享,可在线阅读,更多相关《FPGA课程设计课程设计报告.docx(13页珍藏版)》请在冰豆网上搜索。
FPGA课程设计课程设计报告
《CPLD/FPGA课程设计》
课程设计报告
系别:
信息科学与技术系
专业班级:
通信工程08XX班
学生姓名:
XXXX
******
(课程设计时间:
2011年9月5日——2011年9月16日)
华中科技大学武昌分校
1课程设计目的
本课程属专业课程设计。
EDA课程设计是继“数字电路技术基础”课之后开出的实践教学环节。
其目的是训练学生综合运用学过的数字电路的基本知识,独立设计比较复杂的数字电路的能力。
设计建立在硬件和软件两个平台的基础上。
硬件平台是FPGA综合实验箱,根据不同题目设计的数字电路下载到一片可编程逻辑器件上,实验结果可在实验仪上实现。
软件平台是ALTERA公司的QUARTUSII。
通过课程设计,学生要掌握使用EDA工具设计数字电路的方法,包括图形设计输入、编译、软件仿真、下载和硬件仿真等全过程。
2课程设计题目描述和要求
设计题目:
综合数字钟的设计与实现;
设计内容:
用ALTERA公司的QUARTUSII软件和FPGA综合实验平台设计一个数字时钟,能进行正常的时,分,秒计时功能,用1块液晶屏显示24小时,60分,60秒;能利用按键实现“校时”“校分”“闹钟”功能。
3课程设计报告内容
3.1硬件设计
3.1.1EP1C6Q240C8管脚结构图
3.1.2液晶屏的硬件连接电路设计
管脚号
管脚名称
管脚功能描述
FPGA接口
1
VSS
电源地
GND
2
VDD
电源正
+5V
3
NC
空脚
不接
4
RS(CS)
RS=“H”,表示DB7~DB0为显示数据。
RS=“L”,表示DB7~DB0为显示指令数据
105
5
R/W(SID)
R/W=“H”,E=“H”,数据被读到DB7~DB0。
R/W=“L”,E=“H→L”,DB7~DB0的数据被写到IR或DR
101
6
E(SCLK)
99
7
DB0
三态数据线
95
8
DB1
93
9
DB2
87
10
DB3
85
11
DB4
83
12
DB5
79
13
DB6
77
14
DB7
75
15
PSB
H:
并口方式,L:
串口方式
+5V
16
NC
空脚
不接
17
/RST
复位端,低电平有效
+5V
18
NC
空脚
不接
19
LEDA
背光源正端(+5V)
+5V
20
LEDK
背光源负端
GND
3.1.3外围电路的设计
3.2软件设计
3.2.1功能需求分析
设计一个数字时钟,能进行正常的时,分,秒计时功能,用1块液晶屏显示24小时,60分,60秒。
3.2.2模块划分
模块分为分频器模块,小时、分钟计数器模块、LCD显示驱动模块三大部分。
每个模块单独编程并封装,最后在顶层原理图中连接。
3.2.3分模块单独编程并功能仿真通过
1MHz分频器模块(PIN1MHZ.vhd),将50MHz分频为1MHz。
1Hz分频器模块(CNT.vhd),将1MHz分频为1Hz。
60进制计数器模块(clock60.vhd),输出0~59的BCD码和进位信号。
24进制计数器模块(hourtimer.vhd),输出0~24的BCD码和进位信号。
LCD驱动模块(clock_lcd_disp.vhd),输出LCD驱动信号。
LCD驱动模块的状态图生成。
3.2.4模块之间连接组成系统
3.2.5管教绑定
3.2.6下载
下载分为AS方式和JTAG方式,这里使用AS下载方式,可以永久保留程序。
使用的下载线一头为并口,与计算机连接,另一头为10针接口,与FPGA系统板上的AS接口连接。
之后可在EDA软件中完成下载。
4总结
通过这次课程设计,我对FPGA的整个开发过程有了更加深入的了解,并有了实际动手操作的经验,让我更好的掌握了相关知识。
通过FPGA器件,我们可以方便、快速开发出很多复杂的数字电路以供实际需要,通过编写代码省去了许多硬件连接,增强了系统的可靠性。
在设计过程中,我们经常需要修改、完善系统的功能,这也只是改变代码并下载到芯片中就行了,省去了很多时间。
本次课程设计是3人一组完成,这也锻炼了我与人合作的能力,这是十分有必要的,因为今后在工作中必须要与人合作才能完成项目。
由于EDA理论课程是在上一个学期学习的,经过一个暑假,很多知识点都有遗忘,这给我们完成课程设计带来了一定困难,好在老师对我们精心指导,学校也提供实验室给我们实验,在与多名同学讨论之后,我们终于克服困难,完成了课程设计。
参考文献
[1]陈曦.通信与电子系统实验指导书.第二版.武汉:
华中科技大学武昌分校,2010
[2]潘松,黄继业.EDA技术实用教程.第三版.北京:
科学出版社,2010
[3]罗朝霞、高书莉,CPLD/FPGA设计及应用,人民邮电出版社,2007
课程设计成绩:
项目
业务考核成绩(70%)
(百分制记分)
平时成绩(30%)
(百分制记分)
综合总成绩
(百分制记分)
注:
教师按学生实际成绩(平时成绩和业务考核成绩)登记并录入教务MIS系统,由系统自动转化为“优秀(90~100分)、良好(80~89分)、中等(70~79分)、及格(60~69分)和不及格(60分以下)”五等。
指导教师评语:
指导教师(签名):
20年月日