计算机组成原理题.docx

计算机组成原理题.docx

《计算机组成原理题.docx》由会员分享，可在线阅读，更多相关《计算机组成原理题.docx（31页珍藏版）》请在冰豆网上搜索。

计算机组成原理题

本科生期末试卷

（一）

一、选择题（每小题2分，共30分）

 1 从器件角度看，计算机经历了五代变化。

但从系统结构看，至今绝大多数计算机仍属于（ ）计算机。

   A 并行   B 冯·诺依曼   C 智能   D 串行

 2 某机字长32位，其中1位表示符号位。

若用定点整数表示，则最小负整数为（ ）。

   A -（231-1）   B -（230-1）   C -（231+1）   D -（230+1）

 3 以下有关运算器的描述，（ ）是正确的。

A 只做加法运算   B 只做算术运算C 算术运算与逻辑运算  D 只做逻辑运算

 4 EEPROM是指（ ）。

   A 读写存储器   B 只读存储器   C 闪速存储器   D 电擦除可编程只读存储器

 5 常用的虚拟存储系统由（ ）两级存储器组成，其中辅存是大容量的磁表面存储器。

   A cache-主存   B 主存-辅存   C cache-辅存   D 通用寄存器-cache

 6 RISC访内指令中，操作数的物理位置一般安排在（ ）。

A 栈顶和次栈顶   B 两个主存单元C 一个主存单元和一个通用寄存器  D 两个通用寄存器

 7 当前的CPU由（ ）组成。

A 控制器 B 控制器、运算器、cacheC 运算器、主存D 控制器、ALU、主存

 8 流水CPU是由一系列叫做“段”的处理部件组成。

和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（ ）。

A 具备同等水平   B 不具备同等水平C 小于前者   D 大于前者

 9 在集中式总线仲裁中，（ ）方式响应时间最快。

   A 独立请求   B 计数器定时查询   C 菊花链

 10 CPU中跟踪指令后继地址的寄存器是（ ）。

   A 地址寄存器   B 指令计数器  C 程序计数器   D 指令寄存器

 11 从信息流的传输速度来看，（ ）系统工作效率最低。

   A 单总线   B 双总线   C 三总线   D 多总线

 12 单级中断系统中，CPU一旦响应中断，立即关闭（ ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

   A 中断允许   B 中断请求

   C 中断屏蔽   D DMA请求

 13 安腾处理机的典型指令格式为（ ）位。

   A 32位   B 64位   C 41位   D 48位

 14 下面操作中应该由特权指令完成的是（ ）。

A 设置定时器的初值  B 从用户模式切换到管理员模式C 开定时器中断   D 关中断

 15 下列各项中，不属于安腾体系结构基本特征的是（ ）。

A 超长指令字 B 显式并行指令计算C 推断执行   D 超线程

二、简答题（每小题8分，共16分）

 1 假设主存容量16M×32位，Cache容量64K×32位，主存与Cache之间以每块4×32位大小传送数据，请确定直接映射方式的有关参数，并画出内存地址格式。

 2 指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。

三、计算题（14分）设x=-18，y=+26，数据用补码表示，用带求补器的阵列乘法器求出乘积

x×y，并用十进制数乘法进行验证。

四、证明题（12分） 用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。

五、分析题（12分）图1所示的系统中，A、B、C、D四个设备构成单级中断结构，它要求CPU在执行完当前指令时转向对中断请求进行服务。

现假设：

　　① TDC为查询链中每个设备的延迟时间；

　　② TA、TB、TC、TD分别为设备A、B、C、D的服务程序所需的执行时间；

　　③ TS、TR分别为保存现场和恢复现场所需的时间；

　　④ 主存工作周期为TM；

　　⑤ 中断批准机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。

　　试问：

在确保请求服务的四个设备都不会丢失信息的条件下，中断饱和的最小时间是多少？

中断极限频率是多少？

六、设计题（16分）

某计算机有图2所示的功能部件，其中M为主存，指令和数据均存放在其中，MDR为主存数据寄存器，MAR为主存地址寄存器，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器（具有自动加1功能），C、D为暂存寄存器，ALU为算术逻辑单元，移位器可左移、右移、直通传送。

（1）将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。

（2）画出“ADDR1，（R2）”指令周期流程图。

该指令的含义是将R1中的数与（R2）指示的主存单元中的数相加，相加的结果直通传送至R1中。

　　（3）若另外增加一个指令存贮器，修改数据通路，画出⑵的指令周期流程图。

本科生期末试卷

（二）

一、选择题（每小题2分，共30分）

 1 冯·诺依曼机工作的基本方式的特点是（ ）。

A 多指令流单数据流

B 按地址访问并顺序执行指令

C 堆栈操作

   D 存贮器按内容选择地址

 2 在机器数（ ）中，零的表示形式是唯一的。

   A 原码   B 补码   C 移码   D 反码

 3 在定点二进制运算器中，减法运算一般通过（ ）来实现。

A 原码运算的二进制减法器

B 补码运算的二进制减法器

C 原码运算的十进制加法器

   D 补码运算的二进制加法器

 4 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ ）。

   A 0—64MB   B 0—32MB   C 0—32M   D 0—64M

 5 主存贮器和CPU之间增加cache的目的是（ ）。

A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量

C 扩大CPU中通用寄存器的数量

   D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

 6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ ）。

A 堆栈寻址方式   B 立即寻址方式   C 隐含寻址方式   D 间接寻址方式

 7 同步控制是（ ）。

A 只适用于CPU控制的方式B 只适用于外围设备控制的方式

C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式

 8 描述PCI总线中基本概念不正确的句子是（ ）。

A PCI总线是一个与处理器无关的高速外围设备

B PCI总线的基本传输机制是猝发式传送

C PCI设备一定是主设备

   D 系统中只允许有一条PCI总线

 9 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（ ）。

   A 512KB   B 1MB   C 256KB   D 2MB

 10 为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。

   A 通用寄存器   B 堆栈   C 存储器   D 外存

 11 特权指令是由（ ）执行的机器指令。

   A 中断程序   B 用户程序   C 操作系统核心程序   D I/O程序

 12 虚拟存储技术主要解决存储器的（ ）问题。

   A 速度   B 扩大存储容量   C 成本   D 前三者兼顾

 13 引入多道程序的目的在于（ ）。

A 充分利用CPU，减少等待CPU时间B 提高实时响应速度

C 有利于代码共享，减少主辅存信息交换量 D 充分利用存储器

 14 64位双核安腾处理机采用了（ ）技术。

   A 流水   B 时间并行   C 资源重复   D 流水+资源重复

 15 在安腾处理机中，控制推测技术主要用于解决（ ）问题。

A 中断服务B 与取数指令有关的控制相关

C 与转移指令有关的控制相关  D 与存数指令有关的控制相关

二、简答题（每小题8分，共16分） 1 简述64位安腾处理机的体系结构主要特点。

 2 一台处理机有如下指令格式：

2位6位3位3位

X

OP

源寄存器

目标寄存器

地址

格式表明有8个通用寄存器（长度16位），X指定寻址模式，主存实际容量为256K字。

　　请说明指令格式的特点。

三、计算题（14分） 已知x=-001111，y=+011001,求：

 ① [x]补，[-x]补，[y]补，[-y]补；

 ② x+y,x-y,判断加减运算是否溢出。

四、分析题（12分）某机字长32位，存储器按字节编址，CPU可提供数据总线8条（D7～D0），地址总线18条（A17～A0），控制线1条（WE#），目前使用的存储空间为16KB，全部用4K×4位的RAM芯片构成，要求其地址范围为08000H～0BFFFH（可有地址重叠区）。

　　请回答下列问题：

（1）该CPU可访问的最大存储空间是多少？

（2）目前使用的存储空间需要多少个上述RAM芯片？

　　（3）画出CPU与RAM芯片之间的连接图（要求用138译码器实现地址译码）。

　　（4）如果该系统中存储器按字编址，那么该CPU可访问的最大存储空间是多少？

五、分析题（12分）

参见图1，这是一个二维中断系统，请问：

① 在中断情况下，CPU和设备的优先级如何考虑？

请按降序排列各设备的中断优先级。

　　② 若CPU现执行设备C的中断服务程序，IM2，IM1，IM0的状态是什么？

如果CPU执行设备H的中断服务程序，IM2，IM1，IM0的状态又是什么？

　　③ 每一级的IM能否对某个优先级的个别设备单独进行屏蔽？

如果不能，采取什么方法可达到目的？

　　④ 若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？

六、设计题（16分）

   图2所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。

另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。

　　① “ADD　R2,R0”指令完成（R0）+（R2）→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。

并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。

　　② 若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路，然后画出指令周期流程图。

本科生期末试卷（三）

一、选择题（每小题2分，共30分）

 1 下列数中最小的数是（ ）。

   A （101001）2   B （52）8   C （101001）BCD   D （233）16

 2 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（ ）。

   A 8，512   B 512，8   C 18，8   D 19，8

 3 在下面描述的汇编语言基本概念中，不正确的表述是（ ）。

A 对程序员的训练要求来说，需要硬件知识  B 汇编语言对机器的依赖性高

C 用汇编语言编写程序的难度比高级语言小   D 汇编语言编写的程序执行速度比高级语言慢

 4 交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读写操作。

   A 流水   B 资源重复   C 顺序   D 资源共享

 5 寄存器间接寻址方式中，操作数在（ ）。

   A 通用寄存器   B 主存单元   C 程序计数器   D 堆栈

 6 机器指令与微指令之间的关系是（ ）。

A 用若干条微指令实现一条机器指令 B 用若干条机器指令实现一条微指令

C 用一条微指令实现一条机器指令   D 用一条机器指令实现一条微指令

 7 描述多媒体CPU基本概念中，不正确的是（ ）。

A 多媒体CPU是带有MMX技术的处理器

   B MMX是一种多媒体扩展结构

C MMX指令集是一种多指令流多数据流的并行处理指令

   D 多媒体CPU是以超标量结构为基础的CISC机器

 8 在集中式总线仲裁中，（ ）方式对电路故障最敏感。

   A 菊花链   B 独立请求   C 计数器定时查询

 9 流水线中造成控制相关的原因是执行（ ）指令而引起。

   A 条件转移   B 访内   C 算逻   D 无条件转移

 10 PCI总线是一个高带宽且与处理器无关的标准总线。

下面描述中不正确的是（ ）。

A 采用同步定时协议   B 采用分布式仲裁策略

   C 具有自动配置能力   D 适合于低成本的小系统

 11 下面陈述中，不属于外围设备三个基本组成部分的是（ ）。

   A 存储介质   B 驱动装置   C 控制电路   D 计数器

 12 中断处理过程中，（ ）项是由硬件完成。

   A 关中断   B 开中断   C 保存CPU现场   D 恢复CPU现场

 13 IEEE1394是一种高速串行I/O标准接口。

以下选项中，（ ）项不属于IEEE1394的协议集。

   A 业务层   B 链路层   C 物理层   D 串行总线管理

 14 下面陈述中，（ ）项属于存储管理部件MMU的职能。

   A 分区式存储管理   B 交换技术   C 分页技术

 15 64位的安腾处理机设置了四类执行单元。

下面陈述中，（ ）项不属于安腾的执行单元。

A 浮点执行单元   B 存储器执行单元   C 转移执行单元   D 定点执行单元

二、简答题（每小题8分，共16分）

 1 列表比较CISC处理机和RISC处理机的特点。

 2 设存储器容量为128M字，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。

存储周期T=200ns，数据总线宽度为64位，总线传送周期

τ=50ns。

问顺序存储器和交叉存储器的带宽各是多少？

三、计算题（14分） 有两个浮点数N1=2j1×S1,N2=2j2×S2，其中阶码用4位移码、尾数用8位原码表示（含1位符号位）。

设j1=（11）2,S1=（+0.0110011）2,j2=（-10）2,S2=（+0.1101101）2，求N1+N2，写出运算步骤及结果。

四、设计题（12分）

   机器字长32位，常规设计的物理存储空间≤32M，若将物理存储空间扩展到256M，请提出一种设计方案。

五、分析题（12分） 某机的指令格式如下所示

   X为寻址特征位：

X=00：

直接寻址；X=01：

用变址寄存器RX1寻址；X=10：

用变址寄存器RX2寻址；X=11：

相对寻址

　　设（PC）=1234H,（RX1）=0037H,（RX2）=1122H（H代表十六进制数），请确定下列指令中的有效地址：

　　①4420H   ②2244H   ③1322H   ④3521H

六、分析设计题（16分）

   图1为某机运算器框图，BUS1～BUS3为3条总线，期于信号如a、h、LDR0～LDR3、S0～S3等均为电位或脉冲控制信号。

　　① 分析图中哪些是相容微操作信号？

哪些是相斥微操作信号？

　　② 采用微程序控制方式，请设计微指令格式，并列出各控制字段的编码表。

本科生期末试卷（四）

一、选择题（每小题2分，共30分）

 1 运算器的核心功能部件是（ ）。

   A 数据总线   B ALU   C 状态条件寄存器   D 通用寄存器

 2 某单片机字长32位，其存储容量为4MB。

若按字编址，它的寻址范围是（ ）。

   A 1M   B 4MB   C 4M   D 1MB

 3 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ ）。

   A 20   B 28   C 30   D 32

 4 双端口存储器所以能进行高速读/写操作，是因为采用（ ）。

A 高速芯片   B 新型器件  C 流水技术   D 两套相互独立的读写电路

 5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ ）。

A 堆栈寻址方式   B 立即寻址方式C 隐含寻址方式   D 间接寻址方式

 6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。

   A 用程序计数器PC来产生后继微指令地址

   B 用微程序计数器µPC来产生后继微指令地址

   C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

   D 通过指令中指定一个专门字段来控制产生后继微指令地址

 7 微程序控制器中，机器指令与微指令的关系是（ ）。

   A 每一条机器指令由一条微指令来执行

   B 每一条机器指令由一段用微指令编成的微程序来解释执行

   C 一段机器指令组成的程序可由一条微指令来执行

   D 一条微指令由若干条机器指令组成

 8 CPU中跟踪指令后继地址的寄存器是（ ）。

   A 地址寄存器   B 程序计数器   C 指令寄存器   D 通用寄存器

 9 某寄存器中的数值为指令码，只有CPU的（ ）才能识别它。

   A 指令译码器   B 判断程序   C 微指令   D 时序信号

 10 为实现多级中断，保存现场信息最有效的方法是采用（ ）。

   A 通用寄存器   B 堆栈   C 主存   D 外存

 11 采用DMA方式传送数据时，每传送一个数据，就要占用一个（ ）的时间。

   A 指令周期   B 机器周期   C 存储周期   D 总线周期

 12 将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈述中不正确的项是（ ）。

A 前者数据传输率高B 前者数据传送的实时性好

C 前者使用6芯电缆，体积小 D 前者不具有热插拔能力

 13 下面陈述中，不属于虚存机制要解决的问题项是（ ）。

A 调度问题  B 地址映射问题

C 替换与更新问题  D 扩大物理主存的存储容量和字长

 14 进程从运行状态转入就绪状态的可能原因是（ ）。

A 被选中占有处理机时间B 等待某一事件发生

C 等待的事件已发生  D 时间片已用完

 15 安腾处理机的一组指令中，可以并行执行的指令是（ ）。

A Id8 r1=[r3]   B add r6=r8,r9 C SUB r3=r1,r4   D add r5=r3,r7

二、简答题（每小题8分，共16分）1 PCI总线中三种桥的名称是什么？

简述其功能。

 2 某机字长32位，定点表示时，最高位为符号位，浮点表示时，阶码占10位，尾数占22位（各包含一位符号位），（要求用补码考虑数的大小）

　　请回答下列问题：

（1）带符号定点小数的表示范围是多少？

（2）浮点表示时，负数的表示范围是多少？

三、设计题（14分）现只有“2输入与非门”和“异或门”两种器件，它们的延迟时间分别为20ns和40ns，请设计一个行波（串行）进位加法器。

（1）列出1位全加器真值表。

（2）画出加法器逻辑电路图（只画最低2位），规定输入、输出均为原变量。

　　（3）设加法器为32位，计算求和运算的最长时间。

　　（4）修改

（2）的逻辑图，使加法器也能实现减法运算。

四、分析题（12分）  1某计算机存储器按字节寻址，设主存容量为512KB，Cache容量为16KB，每块有16个字，每字32位。

（1）若Cache采用直接映射方式，请给出主存地址字段中各段的位数。

（2）若Cache采用四路组相联映射，请给出主存地址字段中各段的位数。

2某计算机的存储器系统采用L1、L2Cache和主存3级分层结构，访问第一级命中率95％，访问第二级命中率50％，其余50％访问主存。

假定访问L1Cache需要1个时钟周期，访问L2Cache和主存分别需要10个和100个时钟周期。

问：

平均需要多少个时钟周期？

五、分析题（12分） 一种二进制RS型32位的指令结构如下：

   其中OP为操作码字段，X为寻址模式字段，D为偏移量字段，其寻址模式定义为有效地址E算法及说明列表如下：

（1）该指令格式规定最多有多少条指令？

通用寄存器有多少个？

字长多少？

（2）请写出6种寻址方式的名称。

（3）若PC字长32位，可寻址的主存空间有多大？

六、设计题（16分）CPU的数据通路如图1所示。

运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。

D-cache为数据存储器，I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。

单线箭头信号均为微操作控制信号（电位或脉冲），如LR0表示读出R0寄存器，SR0表示写入R0寄存器。

　　机器指令“LDA（R3）,R0”实现的功能是：

以（R3）的内容为数存单元地址，读出数存该单元中数据至通用寄存器R0中。

请画出该取数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。

（一个CPU周期有T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）

本科生期末试卷（五）

一、选择题（每小题2分，共30分）

 1 某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（ ）。

   A +（263-1）   B +（264-1）   C -（263-1）   D -（264-1）

 2 请从下面浮点运算器中的描述中选出两个描述正确的句子（ ）。

   A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。

   B 阶码部件可实现加，减，乘，除四种运算。

   C 阶码部件只进行阶码相加，相减和比较操作。

   D 尾数部件只进行乘法和除法运算。

 3 存储单元是指（ ）。

   A 存放1个二进制信息位的存储元

   B 存放1个机器字的所有存储元集合

   C 存放1个字节的所有存储元集合

   D 存放2个字节的所有存储元集合

 4 某机字长32位，存储容量1MB，若按字编址，它的寻址范