基于单片机的多功能电子钟.docx
《基于单片机的多功能电子钟.docx》由会员分享，可在线阅读，更多相关《基于单片机的多功能电子钟.docx（41页珍藏版）》请在冰豆网上搜索。
基于单片机的多功能电子钟
山东建筑大学
课程设计说明书
题目：
基于单片机的多功能电子钟
课程：
单片机课程设计
院（部）：
信息与电气工程学院
专业：
电子信息工程
班级：
电信112
学生姓名：
学号：
2011081247
指导教师：
高焕兵、胡秀蒙
完成日期：
2015年1月16日
目录
1引言1
2系统概述1
3方案设计1
3.1方案1——基于AT89S52单片机的多功能时钟设计1
3.2方案2——基于DS1302的多功能时钟设计2
4系统硬件电路的设计2
4.1系统核心部分---单片机AT89C513
4.2DS1302时钟电路5
4.3存储电路9
4.4液晶显示电路11
4.5键盘电路15
4.6闹铃电路15
5系统程序的设计16
5.1阳历程序的设计16
5.2时间调整程序的设计16
5.3阴历程序的设计17
6测试结果20
7结论20
参考文献21
总结致谢22
附录1：
主程序
附录2：
多功能时钟设计电路原理图
1引言
在日新月异的21世纪里，家用电子产品得到了迅速发展。
许多家电设备都趋于人性化、智能化，这些电器设备大部分都含有CPU控制器或者是单片机。
单片机以其高可靠性、高性价比、低电压、低功耗等一系列优点，近几年得到迅猛发展和大范围推广，广泛应用于工业控制系统、通讯设备、日常消费类产品和玩具等。
并且已经深入到工业生产的各个环节以及人民生活的各个方面，如车间流水线控制、自动化系统等、智能型家用电器（冰箱、空调、彩电）等。
用单片机来控制的小型家电产品具有便携实用，操作简单的特点。
本文设计的电子万年历属于小型智能家用电子产品。
利用单片机进行控制，实时时钟芯片进行记时，外加掉电存储电路和显示电路，可实现时间的调整和显示。
电子万年历既可广泛应用于家庭,也可应用于银行、邮电、宾馆、医院、学校、企业、商店等相关行业的大厅，以及单位会议室、门卫等场所。
因而，此设计具有相当重要的现实意义和实用价值。
2系统概述
本设计以AT89C51单片机为核心，构成单片机控制电路，结合DS1302时钟芯片和24C02FLASH存储器，显示阳历年、月、日、星期、时、分、秒和阴历年、月、日，在显示阴历时间时，能标明是否闰月，同时完成对它们的自动调整和掉电保护，全部信息用液晶显示。
人机接口由三个按键来实现，用这三个按键对时间、日期可调，并可对闹铃开关进行设置。
软件控制程序实现所有的功能。
整机电路使用+5V稳压电源，可稳定工作。
系统框图如图2-1所示，其软硬件设计简单，时间记录准确，可广泛应用于长时间连续显示的系统中。
图2-1系统框图
3方案选择
由于电子万年历的种类比较多，因此方案选择在设计中是至关重要的。
正确地选择方案可以减小开发难度，缩短开发周期，降低成本，更快地将产品推向市场。
3.1基于AT89C51单片机的电子万年历设计
不使用时钟芯片，而直接用AT89C51单片机来实现电子万年历设计。
AT89C51是一种带8K字节闪烁可编程可擦除只读存储器的低电压，高性能CMOS8位微处理器，俗称单片机。
单片机的可擦除只读存储器可以反复擦写1000余次。
由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
若采用单片机计时，利用它的一个16位定时器/计数器每50ms产生一个中断信号，中断20次后产生一个秒信号，然后根据时间进制关系依次向分、时、日、星期、月、年进位。
这样就实现了直接用单片机来实现电子万年历设计。
用单片机来实现电子万年历设计，无须外接其他芯片，充分利用了单片机的资源。
但是精度不够高，误差较大，掉电后丢失所有数据，软件编程较复杂。
3.2方案2——基于DS1302的电子万年历设计
在以单片机为核心构成的装置中，经常需要一个实时的时钟和日历，以便对一些实时发生事件记录时给予时标，实时时钟芯片便可起到这一作用。
过去多用并行接口的时钟芯片，如MC146818,DS12887等。
它们已能完全满足单片机系统对实时时钟的要求，但是这些芯片与单片机接口复杂、占用地址,数据总线接线多、芯片体积大占用空间多、近年来串行接口的各种芯片在单片机系统中应用愈来愈多，串行接口的实时时钟芯片也出现了不少，DS1302是一个综合性能较好且价格便宜的串行接口实时时钟芯片。
利用单片机进行控制，采用DS1302作为实时时钟芯片，其三线接口SCLK、I/O、/RST与单片机进行同步通信，外加掉电存储电路、显示电路、键盘电路，即构成一个基本的电子万年历系统，若还要添加其他功能，在这基础上外扩电路即可。
由于在系统设计时，需要考虑以下几点因素：
功耗低、精确度高、软件编程较简单，芯片的体积小、芯片成本低等，而DS1302芯片有上面所述的诸多优点，所以本设计采用方案2。
4系统硬件电路的设计
按照系统设计功能的要求，初步确定设计系统由主控模块、时钟模块、存储模块、键盘接口模块、显示模块和闹铃模块共6个模块组成，电路系统构成框图如图4-1所示。
主控芯片使用51系列AT89C51单片机，时钟芯片使用美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟芯片DS1302，存储模块采用美国ATMEL公司生产的低功耗CMOS串行EEPROM存储芯片AT24C02。
DS1302作为主要计时芯片，可以做到计时准确。
更重要的是，DS1302可以在很小电流的后备（2.5～5.5V电源，在2.5V时耗电小于300nA）下继续计时，并可编程选择多种充电电流来对后备电源进行慢速充电，可以保证后备电源基本不耗电。
图4-1电子万年历电路系统构成框图
4.1系统核心部分——闪电存储型器件AT89C51
4.1.1AT89C51具有下列主要性能[5]：
·8KB可改编程序Flash存储器（可经受1000次的写入/擦除周期）
·全静态工作：
0Hz～24MHz
·三级程序存储器保密
·128×8字节内部RAM
·32条可编程I/O线
·2个16位定时器/计数器
·6个中断源
·可编程串行通道
·片内时钟振荡器
4.1.2AT89C51的引脚及功能
AT89C51单片机的管脚说明如图4-2所示。
图4-2AT89C51的管脚
（1）主要电源引脚
VCC电源端
②GND接地端
（2）外接晶体引脚XTAL1和XTAL2
XTAL1接外部晶体的一个引脚。
在单片机内部，它是构成片内振荡器的反相放大器的输入端。
当采用外部振荡器时，该引脚接收振荡器的信号，既把此信号直接接到内部时钟发生器的输入端。
②XTAL2接外部晶体的另一个引脚。
在单片机内部，它是上述振荡器的反相放大器的输出端。
采用外部振荡器时，此引脚应悬浮不连接。
（3）控制或与其它电源复用引脚RST、ALE//PROG、/PSEN和/EA/VPP
RST复位输入端。
当振荡器运行时，在该引脚上出现两个机器周期的高电平将使单片机复位。
②ALE//PROG当访问外部存储器时，ALE（地址锁存允许）的输出用于锁存地址的低位字节。
即使不访问外部存储器，ALE端仍以不变的频率（此频率为振荡器频率的1/6）周期性地出现正脉冲信号。
因此，它可用作对外输出的时钟，或用于定时目的。
然而要注意的是：
每当访问外部数据存储器时，将跳过一个ALE脉冲。
在对Flash存储器编程期间，该引脚还用于输入编程脉冲（/PROG）[6]。
③/PSEN程序存储允许（/PSEN）输出是外部程序存储器的读选通信号。
当AT89C51/LV51由外部程序存储器取指令（或常数）时，每个机器周期两次/PSEN有效（既输出2个脉冲）。
但在此期间内，每当访问外部数据存储器时，这两次有效的/PSEN信号将不出现。
④/EA/VPP外部访问允许端。
要使CPU只访问外部程序存储器（地址为0000H～FFFFH），则/EA端必须保持低电平（接到GND端）。
当/EA端保持高电平（接VSS端）时，CPU则执行内部程序存储器中的程序。
（4）输入/输出引脚P0.0～P0.7、P1.0～P1.7、P2.0～P2.7和P3.0～P3.7
P0端口（P0.0～P0.7）P0是一个8位漏极开路型双向I/O端口。
作为输出口用时，每位能以吸收电流的方式驱动8个TTL输入，对端口写1时，又可作高阻抗输入端用。
②P1端口（P1.0～P1.7）P1是一个带有内部上拉电阻的8位双向I/O端口。
P1的输出缓冲器可驱动（吸收或输出电流方式）4个TTL输入。
对端口写1时，通过内部的上拉电阻把端口拉到高电位，这时可用作输入口。
作输入口时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输出一个电流。
③P2端口（P2.0～P2.7）P2是一个带有内部上拉电阻的8位双向I/O端口。
P2的输出缓冲器可驱动（吸收或输出电流方式）4个TTL输入。
对端口写1时，通过内部的上拉电阻把端口拉到高电位，这时可用作输入口。
P2作输入口使用时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输出一个电流。
④P3端口（P3.0～P3.7）P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。
当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。
作为输入，由于外部下拉为低电平，P3口将输出电流，这是由于上拉的缘故。
P3口也可作为AT89C51的一些特殊功能，这些特殊功能见表4-1[7]。
表4-1P3端口的特殊功能
端口引脚
兼用功能
P3.0
RXD（串行输入口）
P3.1
TXD（串行输出口）
P3.2
/INT0（外部中断0）
P3.3
/INT1（外部中断1）
P3.4
T0（定时器0的外部输入）
P3.5
T1（定时器1的外部输入）
P3.6
/WR（外部数据存储器写选通）
P3.7
/RD（外部数据存储器读选通）
4.2DS1302时钟电路
4.2.1DS1302芯片介绍
低功耗时钟芯片DS1302可以对年、月、日、时、分、秒进行计时，且具有闰年补偿等多种功能。
DS1302用于数据记录，特别是对某些具有特殊意义的数据点的记录上，能实现数据与出现该数据的时间同时记录。
这种记录对长时间的连续测控系统结果的分析以及对异常数据出现的原因的查找有重要意义[8]。
采用DS1302作为记录测控系统中的数据记录，其软硬件设计简单，时间记录准确，既避免了连续记录的大工作量，又避免了定时记录的盲目性，给连续长时间的测量、控制系统的正常运行及检查都来了很大的方便，可广泛应用于长时间连续的测控系统中。
在测量控制系统中，特别是长时间无人职守的测控系统中，经常需要记录某些具有特殊意义的数据及其出现的时间。
记录及分析这些特殊意义的数据，对测控系统的性能分析及正常运行具有重要的意义。
传统的数据记录方式是隔时采样或定时采样，没有具体的时间记录，因此只能记录数据而无法准确记录其出现的时间；若采用单片机计时，一方面需要采用计数器，占用硬件资源，另一方面需要设置中断、查询等，同样耗费单片机的资源，而且某些测控系统可能不允许。
而在系统中采用DS1302则能很好地解决这个问题。
（1）DS1302的性能特性
·实时时钟，可对秒、分、时、日、周、月以及带闰年补偿的年进行计数；
·用于高速数据暂存的31×8位RAM；
·最少引脚的串行I/O；
·2.5～5.5V电压工作范围；
·2.5V时耗电小于300nA；
·用于时钟或RAM数据读/写的单字节或多字节（脉冲方式）数据传送方式；
·简单的3线接口；
·可选的慢速充电（至VCC1）的能力。
DS1302时钟芯片包括实时时钟/日历和31字节的静态RAM。
它经过一个简单的串行接口与微处理器通信。
实时时钟/日历提供秒、分、时、日、周、月和年等信息。
对于小于31天的月和月末的日期自动进行调整，还包括闰年校正的功能。
时钟的运行可以采用24h或带AM（上午）/PM（下午）的12h格式。
采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。
DS1302有主电源/后备电源双电源引脚：
VCC1在单电源与电池供电的系统中提供低电源，并提供低功率的电池备份；VCC2在双电源系统中提供主电源，在这种运用方式中，VCC1连接到备份电源，以便在没有主电源的情况下能保存时间信息以及数据。
DS1302由VCC1或VCC2中较大者供电。
当VCC2大于VCC1+0.2V时，VCC2给DS1302供电；当VCC2小于VCC1时，DS1302由VCC1供电。
（2）DS1302数据操作原理
DS1302在任何数据传送时必须先初始化，把RST脚置为高电平，然后把8位地址和命令字装入移位寄存器，数据在SCLK的上升沿被输入。
无论是读周期还是写周期，开始8位指定40个寄存器中哪个被访问到。
在开始8个时钟周期，把命令字节装入移位寄存器之后，另外的时钟周期在读操作时输出数据，在写操作时写入数据。
时钟脉冲的个数在单字节方式下为8加8，在多字节方式下为8加字节数，最大可达248字节数。
图4-3DS1302管脚图
如果在传送过程中置RST为低电平，则会终止本次数据传送，并且I/O引脚变为高阻态。
上电运行时，在VCC>=2.5V之前，RST脚必须保持低电平。
只有在SCLK为低电平时，才能将RST置为高电平。
DS1302的管脚图如图4-3所示，内部结构图如图4-4所示，表4-2为各引脚的功能。
图4-4DS1302内部结构图
表4-2DS1302引脚功能表
引脚号
引脚名称
功能
1
VCC2
主电源
2，3
X1，X2
振荡源，外接32768HZ晶振
4
GND
地线
5
RST
复位/片选线
6
I/O
串行数据输入/输出端（双向）
7
SCLK
串行数据输入端
8
VCC1
后备电源
DS1302的控制字如图4-5所示。
控制字节的最高有效位（位7）必须是逻辑1；如果它为逻辑0，则不能把数据写入到DS1302中。
位6如果为0，则表示存取日历时钟数据；为1表示存取RAM数据。
位5～1（A4～A0）指示操作单元的地址。
最低有效位（位0）如为0，表示要进行写操作；为1表示进行读操作。
控制字节总是从最低位开始输入/输出。
图4-5控制字节的含义
为了提高对32个地址的寻址能力（地址/命令位1～5＝逻辑1），可以把时钟/日历或RAM寄存器规定为多字节（burst）方式。
位6规定时钟或RAM，而位0规定读或写。
在时钟/日历寄存器中的地址9～31或RAM寄存器中的地址31不能存储数据。
在多字节方式中，读或写从地址0的位0开始。
必须按数据传送的次序写最先的8个寄存器。
但是，当以多字节方式写RAM时，为了传送数据不必写所有31字节。
不管是否写了全部31字节，所写的每一字节都将传送至RAM。
数据读写程序如图4-6所示。
图4-6数据读写程序
DS1302共有12个寄存器，其中有7个寄存器与日历、时钟相关，存放的数据位为BCD码形式，其日历、时间寄存器及其控制字见表4-3，其中奇数为读操作，偶数为写操作。
表4-3DS1302的日历、时钟寄存器及其控制字
寄存器
名
命令字
取值
范围
各位内容
写操作
读操作
7
6
5
4
3
2
1
0
秒寄存器
80H
81H
00-59
CH
10SEC
SEC
分钟寄存器
82H
83H
00-59
0
10MIN
MIN
小时
寄存器
84H
85H
01-12或
00-23
12/
24
0
10
AP
HR
HR
日期
寄存器
86H
87H
01-28,29,
30,31
0
0
10DATE
DATE
月份寄存器
88H
89H
01-12
0
0
0
IOM
MONTH
周日寄存器
8AH
8BH
01-07
0
0
0
0
0
DAY
年份寄存器
8CH
8DH
00-99
10YEAR
YEAR
时钟暂停：
秒寄存器的位7定义位时钟暂停位。
当它为1时，DS1302停止振荡，进入低功耗的备份方式。
通常在对DS1302进行写操作时（如进入时钟调整程序），停止振荡。
当它为0时，时钟将开始启动。
AM-PM/12-24[小]时方式：
[小]时寄存器的位7定义为12或24[小]时方式选择位。
它为高电平时，选择12[小]时方式。
在此方式下，位5是AM/PM位，此位是高电平时表示PM，低电平表示AM，在24[小]时方式下，位5为第二个10[小]时位（20～23h）。
4.2.2DS1302的应用
实时时钟芯片DS1302采用串行数据传输，可为掉电保护电源提供可编程的充电功能，也可以关闭充电功能，芯片采用32768Hz晶振。
要特别说明的是，备用电源BT1可以用电池或超级电容（10万μF以上）。
虽然DS1302在主电源掉电后耗电很小，但如果要长时间保证时钟正常，最好选用小型充电电池。
如果断电时间较短（几小时或几天），可以用漏电较小的普通电解电容代替（100μF就可以保证1小时的正常走时）[9]。
DS1302在第一次加电后，需进行初始化操作。
初始化后就可以按正常方法调整时间及闹铃。
DS1302的时钟电路如图4-3所示。
图4-7DS1302时钟电路
4.3存储电路
4.3.1AT24C02管脚介绍
AT24C02[10]是美国ATMEL公司的低功耗CMOS串行EEPROM，它是内含256×8位存储空间，具有工作电压宽（2.5～5.5V）、擦写次数多（大于10000次）、写入速度快（小于10ms）等特点。
AT24C02的1、2、3脚是三条地址线，用于确定芯片的硬件地址。
第8脚和第4脚分别为正、负电源。
第5脚SDA为串行数据输入/输出，数据通过这条双向I2C总线串行传送。
第6脚SCL为串行时钟输入线。
SDA和SCL都需要和正电源间各接一个4.7K的电阻上拉。
I2C总线是一种用于I2C器件之间连接的二线制总线。
它通过SDA（串行数据线）及SCL（串行时钟线）两根线在连到总线上的器件之间传送信息，并根据地址识别每个器件：
不管是单片机、存储器、LCD驱动器还是键盘接口。
4.3.2AT24C02的特性
（1）I2C总线的基本结构
采用I2C总线标准的单片机或I2C器件，其内部不仅有I2C接口电路，而且将内部各单元电路按功能划分为若干相对独立的模块，通过软件寻址实现片选，减少了器件片选线的连接。
CPU不仅能通过指令将某个功能单元电路挂靠或摘离总线，还可对该单元的工作状况进行检测，从而实现对硬件系统的既简单又灵活的扩展与控制。
（2）双向传输的接口特性
传统的单片机串行接口的发送和接收一般都各用一条线，而I2C总线则根据器件的功能通过软件程序使其可工作于发送或接收方式。
当某个器件向总线上发送信息时，它就是发送器（也叫主器件），而当其从总线上接收信息时，又成为接收器（也叫从器件）。
主器件用于启动总线上传送数据并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。
I2C总线的控制完全由挂接在总线上的主器件送出的地址和数据决定。
总线上主和从（即发送和接收）的关系不是一成不变的，而是取决于此时数据传送的方向。
SDA和SCL均为双向I/O线，通过上拉电阻接正电源。
当总线空闲时，两根线都是高电平。
连接总线的器件的输出级必须是集电极或漏极开路，以具有线“与”功能。
I2C总线的数据传送速率在标准工作方式下为100kbit/s，在快速方式下，最高传送速率可达400kbit/s。
（3）I2C总线上的时钟信号
在I2C总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。
SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号下跳为低电平，将使SCL线一直保持低电平，使SCL线上的所有器件开始低电平期。
此时，低电平周期短的器件的时钟由低至高的跳变并不能影响SCL线的状态，于是这些器件将进入高电平等待的状态。
当所有器件的时钟信号都上跳为高电平时，低电平期结束，SCL线被释放返回高电平，即所有的器件都同时开始它们的高电平期。
其后，第一个结束高电平期的器件又将SCL线拉成低电平。
这样就在SCL线上产生一个同步时钟。
可见，时钟低电平时间由时钟低电平期最长的器件确定，而时钟高电平时间由时钟高电平期最短的器件确定。
（4）数据的传送
在数据传送过程中，必须确认数据传送的开始和结束。
当时钟线SCL为高电平时，数据线SDA由高电平跳变为低电平定义为“开始”信号；当SCL线为高电平时，SDA线发生低电平到高电平的跳变为“结束”信号。
开始和结束信号都是由主器件产生。
在开始信号以后，总线即被认为处于忙状态；在结束信号以后的一段时间内，总线被认为是空闲的。
I2C总线的数据传送格式是：
在I2C总线开始信号后，送出的第一个字节数据是用来选择从器件地址的，其中前7位为地址码，第8位为方向位（R/W）。
方向位为“0”表示发送，即主器件把信息写到所选择的从器件；方向位为“1”表示主器件将从从器件读信息。
开始信号后，系统中的各个器件将自己的地址和主器件送到总线上的地址进行比较，如果与主器件发送到总线上的地址一致，则该器件即为被主器件寻址的器件，其接收信息还是发送信息则由第8位（R/W）确定。
在I2C总线上每次传送的数据字节数不限，但每一个字节必须为8位，而且每个传送的字节后面必须跟一个认可位（第9位），也叫应答位（ACK）。
每次都是先传最高位，通常从器件在接收到每个字节后都会做出响应，即释放SCL线返回高电平，准备接收下一个数据字节，主器件可继续传送。
如果从器件正在处理一个实时事件而不能接收数据时（例如正在处理一个内部中断，在这个中断处理完之前就不能接收I2C总线上的数据字节），可以使时钟SCL线保持低电平，从器件必须使SDA保持高电平，此时主器件产生1个结束信号，使传送异常结束，迫使主器件处于等待状态。
当从器件处理完毕时将释放SCL线，主器件继续传送。
当主器件发送完一个字节的数据后，接着发出对应于SCL线上的一个时钟（ACK）认可位，在此时钟内主器件释放SDA线，一个字节传送结束，而从器件的响应信号将SDA线拉成低电平，使SDA在该时钟的高电平期间为稳定的低电平。
从器件的响应信号结束后，SDA线返回高电平，进入下一个传送周期。
（5）总线竞争的仲裁
总线上可能挂接有多个器件，有时会发生两个或多个主器件同时想占用总线的情况。
例如，多单片机系统中，可能在某一时刻有两个单片机要同时向总线发送数据，这种情况叫做总线竞争。
I2C总线具有多主控能力，可以对发生在SDA线上的总线竞争进行仲裁，其仲裁原则是这样的：
当多个主器件同时想占用总线时，如果某个主器件发送高电平，而另一个主器件发送低电平，则发送电平与此时SDA总线电平不符的那个器件将自动关闭其输出级。
总线竞争的仲裁是在两个层次上进行的。
首先是地址位的比较，如果主器件寻址同一个从器件，则进入数据位的比较，从而确保了竞争仲裁的可靠性。
由于是利用I2C总线上的信息进行仲裁，因此不会造成信息的丢失。
24C02与单片机的接口非常简单，如图4-8所示。
A0，A1，A2为器件地址线，
升级会员 