MOSFET栅极使用多晶硅取代了金属的原因.docx

MOSFET栅极使用多晶硅取代了金属的原因.docx

《MOSFET栅极使用多晶硅取代了金属的原因.docx》由会员分享，可在线阅读，更多相关《MOSFET栅极使用多晶硅取代了金属的原因.docx（11页珍藏版）》请在冰豆网上搜索。

MOSFET栅极使用多晶硅取代了金属的原因

MOSFET栅极运用多晶硅代替了金属的原因

MOSFET的栅极材料

理论上MOSFET的栅极应当尽可能选择电性优越的导体,多晶硅在经由重掺杂之后的导电性可以用在MOSFET的栅极上,但是并不是完善的选择.MOSFET运用多晶硅作为的来由如下：

⒈ MOSFET的临界电压（thresholdvoltage）重要由栅极与通道材料的功函数（workfunction）之间的差别来决议,而因为多晶硅本质上是半导体,所以可以藉由掺杂不合极性的杂质来转变其功函数.更重要的是,因为多晶硅和底下作为通道的硅之间能隙（bandgap）雷同,是以在降低PMOS或是NMOS的临界电压时可以藉由直接调剂多晶硅的功函数来达成需求.反过来说,金属材料的功函数其实不像半导体那么易于转变,如斯一来要降低MOSFET的临界电压就变得比较艰苦.并且假如想要同时降低PMOS和NMOS的临界电压,将须要两种不合的金属分别做其栅极材料,对于制程又是一个很大的变量.

⒉ 硅—二氧化硅接面经由多年的研讨,已经证实这两种材料之间的缺点（defect）是相对而言比较少的.反之,金属—绝缘体接面的缺点多,轻易在两者之间形成许多概况能阶,大为影响元件的特征.

⒊ 多晶硅的融点比大多半的金属高,而在现代的半导体系体例程中习惯在高温下沉积栅极材料以促进元件效能.金属的融点低,将会影响制程所能运用的温度上限.

不过多晶硅固然在曩昔二十年是制造MOSFET栅极的尺度,但也有若干缺点使得将来仍然有部分MOSFET可能运用金属栅极,这些缺点如下：

⒈ 多晶硅导电性不如金属,限制了讯号传递的速度.固然可以运用掺杂的方法改良其导电性,但成效仍然有限.有些融点比较高的金属材料如：

钨（Tungsten）.钛（Titanium）.钴（Cobalt）或是镍（Nickel）被用来和多晶硅制成合金.这类混杂伙料平日称为金属硅化物（silicide）.加上了金属硅化物的多晶硅栅极有著比较好的导电特征,并且又可以或许耐受高温制程.此外因为金属硅化物的地位是在栅极概况,离通道区较远,所以也不会对MOSFET的临界电压造成太大影响.

在栅极.源极与漏极都镀上金属硅化物的制程称为“自我瞄准金属硅化物制程”（SelfAlignedSilicide）,平日简称salicide制程.

⒉ 当MOSFET的尺寸缩的异常小.栅极氧化层也变得异常薄时,例如如今的制程可以把氧化层缩到一纳米阁下的厚度,一种曩昔没有发明的现象也随之产生,这种现象称为“多晶硅耗尽”.当MOSFET的反转层形成时,有多晶硅耗尽现象的MOSFET栅极多晶硅接近氧化层处,会消失一个耗尽层（depletionlayer）,影响MOSFET导通的特征.要解决这种问题,金属栅极是最好的计划.今朝可行的材料包含钽（Tantalum）.钨.氮化钽（TantalumNitride）,或是氮化钛（TitaliumNitride）.这些金属栅极平日和高介电常数物资形成的氧化层一路构成MOS电容.别的一种解决计划是将多晶硅完全的合金化,称为FUSI（FUllySIlicidepolysilicongate）制程.

MOSFET

金属氧化物半导体场效应晶体管,简称金氧半场效晶体管（MetalOxideSemiconductorFieldEffectTransistor,MOSFET）是一种可以普遍运用在模仿电路与数字电路的场效晶体管（fieldeffecttransistor）.MOSFET按照其“通道”（工作载流子）的极性不合,可分为“N型”与“P型”的两种类型,平日又称为NMOSFET与PMOSFET,其他简称尚包含NMOS.PMOS等.

构造

图1是典范平面N沟道加强型NMOSFET的剖面图.它用一块P型硅半导体材料作衬底二氧化硅栅极

工作道理

要使加强型N沟道MOSFET工作,要在G.S之间加正电压VGS及在D.S之间加正电压VDS,则产生正向工作电流ID.转变VGS的电压可掌握工作电流ID.如图所示.

若先不接VGS（即VGS

）,在D与S极之间加一正电压VDS,漏极D与衬底之间的PN结处于反向,是以漏源之间不克不及导电.假如在栅极G与源极S之间加一电压VGS.此时可以将栅极与衬底看作电容器的两个极板,而氧化物绝缘层作为电容器的介质.当加上VGS时,在绝缘层和栅极界面上感应出正电荷,而在绝缘层和P型衬底界面上感应出负电荷.这层感应的负电荷和P型衬底中的多半载流子（空穴）的极性相反,所以称为“反型层”,这反型层有可能将漏与源的两N型区衔接起来形成导电沟道.当VGS电压太低时,感应出来的负电荷较少,它将被P型衬底中的空穴中和,是以在这种情形时,漏源之间仍然无电流ID.当VGS增长到必定值时,其感应的负电荷把两个分别的N区沟通形成N沟道,这个临界电压称为开启电压（或称阈值电压.门限电压）,用符号VT暗示（一般划定在ID=10uA时的VGS作为VT）.当VGS持续增大,负电荷增长,导电沟道扩展,电阻降低,ID也随之增长,并且呈较好线性关系,如图3所示.此曲线称为转换特征.是以在必定范围内可以以为,转变VGS来掌握漏源之间的电阻,达到掌握ID的感化.

因为这种构造在VGS=0时,ID=0,称这种MOSFET为加强型.另一类MOSFET,在VGS=0时也有必定的ID（称为IDSS）,这种MOSFET称为耗尽型.它的构造如图4所示,它的转移特征如图5所示.VP为夹断电压（ID=0）.

耗尽型与加强型重要差别是在制造SiO2绝缘层中有大量的正离子,使在P型衬底的界面上感应出较多的负电荷,即在两个N型区中心的P型硅内形成一N型硅薄层而形成一导电沟道,所以在VGS=0时,有VDS感化时也有必定的ID（IDSS）;当VGS有电压时（可所以正电压或负电压）,转变感应的负电荷数量,从而转变ID的大小.VP为ID=0时的VGS,称为夹断电压.

概述

从名字概况的角度来看MOSFET的定名,事实上会让人得到错误的印象.因为MOSFET里代表“metal”的第一个字母M在当下大部分同类的元件里是不消失的.早期MOSFET的栅极（gateelectrode）运用金属作为其材料,但随著半导体技巧的提高,随后MOSFET栅极运用多晶硅代替了金属.在处理器中,多晶硅栅已经不是主流技巧,从英特尔采取45纳米线宽的P1266处理器开端,栅极开端从新运用金属..

MOSFET在概念上属于“绝缘栅极场效晶体管”（InsulatedGateFieldEffectTransistor,IGFET）,而IGFET的栅极绝缘层有可能是其他物资而非MOSFET运用的氧化层

氧化物

砷化镓品德够好的氧化层,所以无法用来制造MOSFET元件.

当一个够大的电位差施于MOSFET的栅极与源极（source）之间时,电场会在氧化层下方的半导体概况形成感应电荷,而这时所谓的“反型层”（inversionchannel）就会形成.通道的极性与其漏极（drain）与源极雷同,假设漏极和源极是N型,那么通道也会是N型.通道形成后,MOSFET即可让电流畅过,而根据施于栅极的电压值不合,可由MOSFET的通道流过的电流大小亦会受其掌握而转变.

电路符号

MOSFET的焦点：

金属—氧化层—半导体电容

金属—氧化层—半导体构造MOSFET在构造上以一个金属—氧化层—半导体的电容为焦点（如前所述,今日的MOSFET多半以多晶硅代替金属作为其栅极材料）,氧化层的材料多半是二氧化硅,其下是作为基极的硅,而其上则是作为栅极的多晶硅.如许子的构造正好等于一个电容器（capacitor）,氧化层扮演电容器中介电质（dielectricmaterial）的脚色,而电容值由氧化层的厚度与二氧化硅的介电常数（dielectricconstant）来决议.栅极多晶硅与基极的硅则成为MOS电容的两个端点.

当一个电压施加在MOS电容的两头时,半导体的电荷散布也会跟著转变.斟酌一个P型的半导体（空穴浓度为NA）形成的MOS电容,当一个正的电压VGB施加在栅极与基极端（如图）时,空穴的浓度会削减,电子的浓度会增长.当VGB够强时,接近栅极端的电子浓度会超出空穴.这个在P型半导体中,电子浓度（带负电荷）超出空穴（带正电荷）浓度的区域,等于所谓的反转层（inversionlayer）.

MOS电容的特征决议了MOSFET的操纵特征,但是一个完全的MOSFET构造还须要一个供给多半载流子（majoritycarrier）的源极以及接收这些多半载流子的漏极.

经常运用于MOSFET的电路符号有许多种变更,最罕有的设计是以一条直线代表通道,两条和通道垂直的线代表源极与漏极,左方和通道平行并且较短的线代表栅极,如下图所示.有时也会将代表通道的直线以破折线代替,以区分加强型MOSFET（enhancementmodeMOSFET）或是耗尽型MOSFET（depletionmodeMOSFET）别的又分为NMOSFET和PMOSFET两种类型,电路符号如图所示（箭头的偏向不合）.

因为集成电路芯片上的MOSFET为四端元件,所以除了栅极.源极.漏极外,另有一基极（Bulk或是Body）.MOSFET电路符号中,从通道往右延长的箭号偏向则可暗示此元件为N型或是P型的MOSFET.箭头偏向永久从P端指向N端,所以箭头从通道指向基极端的为P型的MOSFET,或简称PMOS（代表此元件的通道为P型）;反之若箭头从基极指向通道,则代表基极为P型,而通道为N型,此元件为N型的MOSFET,简称NMOS.在一般散布式MOSFET元件（discretedevice）中,平日把基极和源极接在一路,故散布式MOSFET平日为三端元件.而在集成电路中的MOSFET平日因为运用统一个基极（commonbulk）,所以不标示出基极的极性,而在PMOS的栅极端多加一个圆圈以示差别（这是国外符号,国标符号见图）.

如许,MOSFET就有了4钟类型：

P沟道加强型,P沟道耗尽型,N沟道加强型,N沟道耗尽型,它们的电路符号和运用特征曲线如下图所示.

操纵道理

构造

一个NMOS晶体管的立体截面图左图是一个N型MOSFET（以下简称NMOS）的截面图.如前所述,MOSFET的焦点是位于中心的MOS电容,而阁下两侧则是它的源极与漏极.源极与漏极的特征必须同为N型（即NMOS）或是同为P型（即PMOS）.右图NMOS的源极与漏极上标示的“N+”代表著两个意义：

⑴N代表掺杂（doped）在源极与漏极区域的杂质极性为N;⑵“+”代表这个区域为高掺杂浓度区域（heavilydopedregion）,也就是此区的电子浓度远高于其他区域.在源极与漏极之间被一个极性相反的区域离隔,也就是所谓的基极（或称基体）区域.假如是NMOS,那么其基体区的掺杂就是P型.反之对PMOS而言,基体应当是N型,而源极与漏极则为P型（并且是重（读作zhong）掺杂的P+）.基体的掺杂浓度不须要如源极或漏极那么高,故在右图中没有“+”.

对这个NMOS而言,真正用来作为通道.让载流子经由过程的只有MOS电容正下方半导体的概况区域.当一个正电压施加在栅极上,带负电的电子就会被吸引至概况,形成通道,让N型半导体的多半载流子—电子可以从源极流向漏极.假如这个电压被移除,或是放上一个负电压,那么通道就无法形成,载流子也无法在源极与漏极之间流淌.

假设操纵的对象换成PMOS,那么源极与漏极为P型.基体则是N型.在PMOS的栅极上施加负电压,则半导体上的空穴会被吸引到概况形成通道,半导体的多半载流子—空穴则可以从源极流向漏极.假设这个负电压被移除,或是加上正电压,那么通道无法形成,一样无法让载流子在源极和漏极间流淌.

特殊要解释的是,源极在MOSFET里的意思是“供给多半载流子的起源”.对NMOS而言,多半载流子是电子;对PMOS而言,多半载流子是空穴.相对的,漏极就是接收多半载流子的端点.

重要参数

场效应管的参数许多,包含直流参数.交换参数和极限参数,但一般运用时存眷以下重要参数：

　　1.IDSS—饱和漏源电流.是指结型或耗尽型绝缘栅场效应管中,栅极电压UGS=0时的漏源电流.

　　2.UP—夹断电压.是指结型或耗尽型绝缘栅场效应管中,使漏源间刚截止时的栅极电压.

　　3.UT—开启电压.是指加强型绝缘栅场效管中,使漏源间刚导通时的栅极电压.

　　4.gM—跨导.是暗示栅源电压UGS—对漏极电流ID的掌握才能,即漏极电流ID变更量与栅源电压UGS变更量的比值.gM是权衡场效应管放大才能的重要参数.

　　5.BUDS—漏源击穿电压.是指栅源电压UGS一准时,场效应管正常工作所能推却的最大漏源电压.这是一项极限参数,加在场效应管上的工作电压必须小于BUDS.

　　6.PDSM—最大耗散功率.也是一项极限参数,是指场效应管机能不变坏时所许可的最大漏源耗散功率.运用时,场效应管现实功耗应小于PDSM并留有必定余量.

　　7.IDSM—最大漏源电流.是一项极限参数,是指场效应管正常工作时,漏源间所许可经由过程的最大电流.场效应管的工作电流不该超出IDSM.

型号定名

中国定名法

有两种定名办法.

场效应管平日有下列两种定名办法.

第一种定名办法是运用“中国半导体器件型号定名法”的第3.第4和第5部分来定名,个中的第3部分用字母CS暗示场效应管,第4部分用阿拉伯数字暗示器件序号,第5部分用汉语拼音字母暗示规格号.例如CS2B.CS14A.CS45G等.

第二种定名办法与双极型三极管雷同,第一位用数字代表电极数;第二位用字母代表极性（个中D是N沟道,C是P沟道）;第三位用字母代表类型（个中J代表结型场效应管,O代表绝缘栅场效应管）.例如,3DJ6D是N沟道结型场效应三极管,3D06C是N沟道绝缘栅型场效应三极管.

日本定名法

日本临盆的半导体分立器件,由五至七部分构成.平日只用到前五个部分,其各部分的符号意义如下：

　　第一部分：

用数字暗示器件有用电极数量或类型.0光电（即光敏）二极管三极管及上述器件的组合管.1二极管.2三极或具有两个pn结的其他器件.3具有四个有用电极或具有三个pn结的其他器件.┄┄依此类推.

　　第二部分：

日本电子工业协会JEIA注册标记.S暗示已在日本电子工业协会JEIA注册登记的半导体分立器件.

　　第三部分：

用字母暗示器件运用材料极性和类型.APNP型高频管.BPNP型低频管.CNPN型高频管.DNPN型低频管.FP掌握极可控硅.GN掌握极可控硅.HN基极单结晶体管.JP沟道场效应管.KN沟道场效应管.M双向可控硅.

　　第四部分：

用数字暗示在日本电子工业协会JEIA登记的次序号.两位以上的整数从“11”开端,暗示在日本电子工业协会JEIA登记的次序号;不合公司的机能雷同的器件可以运用统一次序号;数字越大,越是近期产品.

　　第五部分：

用字母暗示统一型号的改良型产品标记.A.B.C.D.E.F暗示这一器件是原型号产品的改良产品.

如2SK134为N沟道MOSFET,2SJ49为P沟道MOSFET.

运用优势

1.场效应晶体管是电压掌握元件,而双极结型晶体管是电流掌握元件.在只许可从取较少电流的情形下,应选用处效应管;而在旌旗灯号电压较低,又许可从旌旗灯号源取较多电流的前提下,应选用双极晶体管.

2.有些场效应管的源极和漏极可以交换运用,栅压也可正可负,灵巧性比双极晶体管好.

3.场效应管是运用多半载流子导电,所以称之为单极型器件,而双极结型晶体管是即有多半载流子,也运用少数载流子导电.是以被称之为双极型器件.

4.场效应管能在很小电流和很低电压的前提下工作,并且它的制造工艺可以很便利地把许多场效应管集成在一块硅片上,是以场效应管在大范围集成电路中得到了普遍的运用.

MOSFET在1960年由贝尔试验室（BellLab.）的D.Kahng和MartinAtalla初次实作成功,这种元件的操纵道理和1947年萧克莱（WilliamShockley）等人创造的双载流子结型晶体管（BipolarJunctionTransistor,BJT）截然不合,且因为制造成本低廉与运用面积较小.高整合度的优势,在大型集成电路（LargeScaleIntegratedCircuits,LSI）或是超大型集成电路（VeryLargeScaleIntegratedCircuits,VLSI）的范畴里,重要性远超出BJT.

因为MOSFET元件的机能逐渐晋升,除了传统上运用于诸如微处理器.微掌握器等数位旌旗灯号处理的场合上,也有越来越多模仿旌旗灯号处理的集成电路可以用MOSFET来实现,以下分别介绍这些运用.

数字电路

数字科技的提高,如微处理器运算效能不竭晋升,带给深刻研发新一代MOSFET更多的动力,这也使得MOSFET本身的操纵速度越来越快,几乎成为各类半导体自动元件中最快的一种.MOSFET在数字旌旗灯号处理上最重要的成功来自CMOS逻辑电路的创造,这种构造最大的利益是理论上不会有静态的功率损耗,只有在逻辑门（logicgate）的切换动作时才有电流畅过.CMOS逻辑门最根本的成员是CMOS反相器（inverter）,而所有CMOS逻辑门的根本操纵都如同反相器一样,在逻辑转换的刹时统一时光内确定只有一种晶体管（NMOS或是PMOS）处在导通的状况下,另一种确定是截止状况,这使得从电源端到接地端不会有直接导通的路径,大量节俭了电流或功率的消费,也降低了集成电路的发烧量.

MOSFET在数字电路上运用的别的一大优势是对直流（DC）旌旗灯号而言,MOSFET的栅极端阻抗为无穷大（等效于开路）,也就是理论上不会有电流从MOSFET的栅极端流向电路里的接地点,而是完全由电压掌握栅极的情势.这让MOSFET和他们最重要的竞争敌手BJT相较之下更为省电,并且也更易于驱动.在CMOS逻辑电路里,除了负责驱动芯片外负载（offchipload）的驱动器（driver）外,每一级的逻辑门都只要面临同样是MOSFET的栅极,如斯一来较不需斟酌逻辑门本身的驱动力.相较之下,BJT的逻辑电路（例如最罕有的TTL）就没有这些优势.MOSFET的栅极输入电阻无穷大对于电路设计工程师而言亦有其他长处,例如较不需斟酌逻辑门输出端的负载效应（loadingeffect）.

模仿电路

电感自动元件

随著半导体系体例造技巧的提高,对于整合更多功效至单一芯片的需求也跟著大幅晋升,此时用MOSFET设计模仿电路的别的一个长处也随之显现.为了削减在印刷电路板（PrintedCircuitBoard,PCB）上运用的集成电路数量.削减封装成本与缩小体系的体积,许多本来自力的类比芯片与数位芯片被整合至统一个芯片内.MOSFET本来在数位集成电路上就有很大的竞争优势,在类比集成电路上也大量采取MOSFET之后,把这两种不合功效的电路整合起来的艰苦度也明显的降低.别的像是某些混杂旌旗灯号电路（Mixedsignalcircuits）,如类比/数位转换器（AnalogtoDigitalConverter,ADC）,也得以运用MOSFET技巧设计出效能更好的产品.

还有一种整合MOSFET与BJT各自长处的制程技巧：

BiCMOS（BipolarCMOS）也越来越受迎接.BJT元件在驱动大电流的才能上仍然比一般的CMOS优良,在靠得住度方面也有一些优势,例如不轻易被“静电放电”（ESD）损坏.所以许多同时须要复噪声号处理以及壮大电流驱动才能的集成电路产品会运用BiCMOS技巧来制造.

尺寸缩放

曩昔数十年来,MOSFET的尺寸不竭地变小.早期的集成电路MOSFET制程里,通道长度约在几个微米（micrometer）的等级.但是到了今日的集成电路制程,这个参数已经缩小了几十倍甚至超出一百倍.初,Intel开端以65纳米（nanometer）的技巧来制造新一代的微处理器,现实的元件通道长度可能比这个数字还小一些.至90年月末,MOSFET尺寸不竭缩小,让集成电路的效能大大晋升,而从汗青的角度来看,这些技巧上的冲破和半导体系体例程的提高有著密不成分的关系.

为何要把MOSFET的尺寸缩小

基于以下几个来由,我们愿望MOSFET的尺寸能越小越好.第一,越小的MOSFET象征其通道长度削减,让通道的等效电阻也削减,可以让更多电流畅过.固然通道宽度也可能跟著变小而让通道等效电阻变大,但是假如能降低单位电阻的大小,那么这个问题就可以解决.其次,MOSFET的尺寸变小意味著栅极面积削减,如斯可以降低等效的栅极电容.此外,越小的栅极平日会有更薄的栅极氧化层,这可以让前面提到的通道单位电阻值降低.不过如许的转变同时会让栅极电容反而变得较大,但是和削减的通道电阻比拟,获得的利益仍然多过坏处,而MOSFET在尺寸缩小后的切换速度也会因为上面两个身分加总而变快.第三个来由是MOSFET的面积越小,制造芯片的成本就可以降低,在同样的封装里可以装下更高密度的芯片.一片集成电路制程运用的晶圆尺寸是固定的,所以假如芯单方面积越小,同样大小的晶圆就可以产出更多的芯片,于是成本就变得更低了.

固然MOSFET尺寸缩小可以带来许多利益,但同时也有许多负面效应陪同而来.

MOSFET的尺寸缩小后消失的艰苦

把MOSFET的尺寸缩小到一微米以下对于半导体系体例程而言是个挑衅,不过新挑衅多半来自尺寸越来越小的MOSFET元件所带来曩昔不曾消失的物理效应.

次临限传导

因为MOSFET栅极氧化层的厚度也不竭削减,所以栅极电压的上限也随之变少,以免过大的电压造成栅极氧化层解体（breakdown）.为了保持同样的机能,MOSFET的临界电压也必须降低,但是这也造成了MOSFET越来越难以完全封闭.也就是说,足以造成MOSFET通道区产生弱反转的栅极电压会比从前更低,于是所谓的次临限电流（subthresholdcurrent）造成的问题会比曩昔更轻微,特殊是今日的集成电路芯片所含有的晶体管数量剧增,在某些VLSI的芯片,次临限传导造成的功率消费竟然占了总功率消费的一半以上.

不过反过来说,也有些电路设计会因为MOSFET的次临限传导得到利益,例如须要较高的转导/电流转换比（transconductancetocurrentratio）的电路里,运用次临限传导的MOSFET来达成目标的设计也颇为罕有.

芯片内部衔接导线的寄生电容效应

传统上,CMOS逻辑门的切换速度与其元件的栅极电容有关.但是当栅极电容随著MOSFET尺寸变小而削减,同样大小的芯片上可容纳更多晶体管时,衔接这些晶体管的金属导线间产生的寄生电容效应就开端主宰逻辑门的切换速度.若何削减这些寄生电容,成了芯片效力可否向上冲破的症结之一.

芯片发烧量增长

当芯片上的晶体管数量大幅增长后,有一个无法防止的问题也跟著产生了,那就是芯片的发烧量也大幅增长.一般的集成电路元件在高温下操纵可能会导致切换速度受到影响,或是导致靠得住度与寿命的问题.在一些发烧量异常高的集成电路芯片如微处理器,须要运用外加的散热体系来缓和这个问题.

在功率晶体管（PowerMOSFET）的范畴里,通道电阻经常会因为温度升高而跟著增长,如许也使得在元件中pn接面（pnjunction）导致的功率损耗增长.假设外置的散热体系无法让功率晶体管的温度保持在够低的程度,很有可能让这些功率晶体管遭到热损坏（thermalrunaway）的命运.

栅极氧化层漏电流增长

栅极氧化层随著MOSFET尺寸变小而越来越薄,主流的半导体系体例程中,甚至已经做出厚度仅有1.2纳米的栅极氧化层,大约等于5个原子叠在一路的厚度罢了.在这种尺度下,所有的物理现象都在量子力学所规范的世界内,例如电子的穿隧效应（tunnelingeffect）.因为穿隧效应,有些电子有机遇超出氧化层所形成的位能障壁（potentialbarrier）而产生漏电流