数字时钟电路图.docx
《数字时钟电路图.docx》由会员分享，可在线阅读，更多相关《数字时钟电路图.docx（16页珍藏版）》请在冰豆网上搜索。
数字时钟电路图
多功能数字计时器设计
姓名：
杨会章
学号:
1004220242
专业：
通信工程
学院：
电光学院
指导教师：
2021-9-15
目录
一、设计内容简介··················································3
二、电路功能设计要求··············································3
三、电路原理简介··················································3
四、各单元电路原理
1、脉冲发生电路···············································3
2、计时电路··················································4
3、译码显示电路················································4
5、校分电路····················································5
4、清零电路····················································6
6、报时电路···················································7
7、基本电路原理图··············································8
8、动态显示原理················································9
9、动态显示原理图················································10
10、波形图······················································11
五、实验中问题及解决办法··········································11
六、附录··························································12
1、元件清单····················································12
2、芯片引脚图和功能表··········································12
3、参考文献····················································15
一、设计内容简介
实验采用中小规模集成电路设计一个数字计时器。
数字计时器是由脉冲发生电路，计时电路，译码显示电路，和附加电路控制电路几部分组成。
其中控制电路由清零电路，校分电路和报时电路组成。
附加电路采用动态显示。
二、电路功能设计要求
1、设计制作一个0分00秒～9分59秒的多功能计时器,设计要求如下：
1）设计一个脉冲发生电路，为计时器提供秒脉冲（1HZ），为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）；
2）设计计时电路：
完成0分00秒～9分59秒的计时、译码、显示功能；
3）设计清零电路：
具有开机自动清零功能，并且在任何时候，按动清零开关，可以对计时器进行手动清零。
4）设计校分电路：
在任何时候，拨动校分开关，可进行快速校分。
（校分隔秒）
5）设计报时电路：
使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）；
6）系统级联。
将以上电路进行级联完成计时器的所有功能。
7）可以增加数字计时器附加功能：
定时、动态显示等。
三、电路原理简介
32678Hz石英晶体振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器、D触发器输出标准秒脉冲。
秒计数器记满60后向分计数器进位。
计数器的输出经译码器送显示器。
记时出现误差时可以用校时电路进行校分，校秒。
利用74153四选一数据选择器和128Hz、64Hz时钟信号控制选择秒位、秒十位、分位输出到译码器，并选通相应的数码管，实现动态显示。
四、各单元电路原理
1、秒脉冲发生电路
采用32678Hz的石英晶体多谐振荡器作为脉冲信号源。
经分频器CD4060的分频，从Q14端输出的2Hz的脉冲信号经D触发器组成的二分频电路得到1Hz的秒脉冲信号。
原理图如下：
*注：
下图中4060的引脚与实验中的引脚图不一样，下图的Q13相当于实验中的Q14。
2、计时电路
用CD4518BCD码计数器实现分位计数器和秒个位计数器；用74LS161做成一个模六计数器实现秒十位计数器。
1HZ脉冲信号接秒个位计数器的CP端，秒个位单元中的输出Q3通过一个非门接入74LS161的时钟端作为秒十位时钟信号秒十位记数的模六用反馈置数法，2Q0和2Q2通过一与非门接入置数端，同时数据输入端均接地，实现0000~0101的模六功能。
将计数位2Q2与非后作为驱动信号送入分计数器的EN端，分位CP端接地。
原理图如下：
3、译码显示电路
采用CD4511显示译码器和七段共阴数码管实现显示功能。
CD4511的，分别接高电平LT、E接高电平，LE端接低电平，此时器件处于译码状态。
电路连接过程中将各位计数器输出Qa，Qb，Qc，Qd与译码器CD4511的输入A，B，C，D连接。
将译码器的输出a，b，c，d，e，f，g分别与数码管的相应端对接。
数码管阴极串接一个300Ω的限流电阻。
原理图如下:
4、校分电路
当开关打开，下方的与非门被选通，上方的与非门总是输出逻辑1，秒十进位产生的脉冲送至分计数器的EN端；当开关关闭，上方的与非门被选通，下方与非门总输出逻辑1，校分2Hz信号送至分计数器的时钟端。
消颤原理：
用RS锁存器
5、清零电路
实现开机清零和控制清零功能。
连接方法如图所示。
刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的连个清零端，实现秒个位和分位的清零。
在经过非门输出低电平，接到74LS161的清零端，实现秒十位的清零。
开机后，按下开关后，电容被短路，两个非门的输出端分别为高电平和低电平，实现异步清零。
6、报时电路
功能：
在9分53秒、9分55秒、9分57秒各报出一个低音，在9分59秒报出一个高音。
各时刻各位对应的二进制码如下图：
时刻分位秒十位秒位
9:
53100101010011
9:
55100101010101
9:
57100101010111
9:
59100101011001
先控制分位和秒十位分别为9和5，即1001和0101。
根据上表可以得出CONTROL0=3Qa&3Qd&2Qa&2Qc。
当秒位为0011、0101、0111时，输出1KHz的低音调，可以得出控制发出表达式为CONTROL1=CONTROL0&1Qa&CLK1khz（1Qb||1Qc）
当秒位为1001时，发出2KHz的高音调，可以得出控制表达式CONTROL2=CONTROL0&1Qa&1Qd&CLK2khz，
将CONTROL1||CONTROL2输入到NPN管的基极。
原理图如下：
7、基本电路原理图：
8动态显示原理
。
利用分频产生的128Hz和64Hz时钟信号控制四选一数据选择器的A、B端，分位分别接四个数据选择器Q3，秒十位接数据选择器的Q2，秒位接数据选择器的Q2。
当A=1、B=1时，分位右底到高输入到4511译码器的A、B、C、D端，显示分位的数码管的阴极通过300Ω的限流电阻接输入为AB的与非门，分位数码管阴极为低电平，秒位秒十位为高电平，只有分位数码管被选通，显示分；同理，A=0、B=1时，秒十位信号将被选中，秒十位数码管阴极为低电平，分位、秒位数码管阴极为高电平，只有秒十位数码管将被选通，显示十秒；当A=1、B=0时，秒位信号将被数据选择器选中，秒位数码管阴极为低电平，分位、秒十位阴极为高电平，只有秒位数码管被选通，显示秒。
而当A=0、B=0时，三个数码管阴极均为高电平，所以不显示。
A、B分别接128Hz和64Hz时钟信号时，人眼分别不了显示的间隔，所以实现了动态显示。
原理图如下：
9、动态显示原理图
10、波形图
0:
00到9:
59一个周期内的波形
9:
59时下一秒从0:
00计时
五、实验中问题及解决办法
这个电路从原理设计到实际接线，所碰到的问题都不是原理上的问题。
首先老师给我们将设计要求时，把要基本电路都讲解清楚了，只有附加电路稍微花了点功夫。
问题是，拿到课题后没找到好的仿真软件，一直使用的multisim里卖弄缺少必要的元件，比如蜂鸣器和cd4060，后来换了软件，使用proteus设计和仿真，终于解决了这个问题。
设计动态显示时，如果实验室能够提供二线四线译码器活着三线八线译码器，就不必需要用非门和与非门组合来控制数码管的通断。
在实际接线时，碰到了一个坏的74ls32，花费了一些时间，电路由于布局不合理，接线凌乱，稍微接错的话就会浪费很多时间去查找。
总之，只要细心、布局合理，就会很顺利。
六、附录
1、元件清单
名称
型号
数量
二入与非门
74LS00
2个
D触发器
74LS74
1个
四入与门
74LS21
2个
或门
74LS32
2个
四位二进制计数器
74LS161
1个
BCD码计数器
CD4518
1个
分频器
CD4060
1个
译码器（驱动共阴）
CD4511
3个
非门
74LS04
2个
电容
10pF
1个
20pF
2个
电阻
1K1/8w
15个
300Ω
3个
10K1/8w
1个
22M1/8w
1个
晶振
32768Hz
1个
蜂鸣器
1个
数码管
共阴极（5V）
3个
直流稳压电源
1台
剥线钳
1个
尖嘴钳
1个
万用表
1个
导线
若干
2、芯片引脚图和功能表
1）四位二进制计数器74LS161引脚图
功能表
输入
输出
CP
D
C
B
A
清零
X
0
X
X
X
X
X
X
X
0
0
0
0
0
送数
↑
1
0
X
X
d
c
b
a
d
c
b
a
0-1
2）双四位同步BCD码加法计数器CD4518
引脚图
功能表
输入
输出
Cr
CP
EN
清零
1
X
X
0
0
0
0
计数
0
↑
1
BCD码加法计数
保持
0
X
0
保持
计数
0
0
↓
BCD码加法计数
保持
0
1
X
保持
3）译码器CD4511
引脚图
功能表
输入
输出
LE
D
C
B
A
g
f
e
d
c
b
a
字符
测灯
0
X
X
X
X
X
X
1
1
1
1
1
1
1
8
灭零
1
0
X
0
0
0
0
0
0
0
0
0
0
0
消隐
锁存
1
1
1
X
X
X
X
显示LE=0→1时数据
译
码
1
1
0
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
0
0
0
1
1
1
0
1
1
1
0
0
0
1
0
1
0
1
0
0
1
1
2
1
1
0
0
0
1
1
1
0
0
1
1
1
1
3
1
1
0
0
1
0
0
1
1
0
1
1
1
0
4
1
1
0
0
1
0
1
1
1
0
1
1
0
1
5
1
1
0
0
1
1
0
1
1
1
1
1
0
0
6
1
1
0
0
1
1
1
0
0
0
1
1
1
1
7
1
1
0
1
0
0
0
1
1
1
1
1
1
1
8
1
1
0
1
0
0
1
1
1
0
1
1
1
1
9
4）与非门74LS00
引脚图
功能表
A
B
Y=非（AB）
0
0
1
0
1
1
1
0
1
1
1
0
5）与门74LS21
引脚图
功能表
A
B
Y=AB
0
0
0
0
1
0
1
0
0
1
1
1
6）非门74LS04
引脚图
功能表
A
Y=非A
0
1
1
0
7）或门74LS32
引脚图
功能表
A
B
Y=A+B
0
0
0
0
1
1
1
0
1
1
1
1
3、参考文献
[1]《数字逻辑电路与系统设计》蒋立平电子工业出版社2009年
升级会员 