BITEK Video IC 1612 Layout GuideRev001.docx

上传人:b****5 文档编号:7685653 上传时间:2023-01-25 格式:DOCX 页数:9 大小:198KB
下载 相关 举报
BITEK Video IC 1612 Layout GuideRev001.docx_第1页
第1页 / 共9页
BITEK Video IC 1612 Layout GuideRev001.docx_第2页
第2页 / 共9页
BITEK Video IC 1612 Layout GuideRev001.docx_第3页
第3页 / 共9页
BITEK Video IC 1612 Layout GuideRev001.docx_第4页
第4页 / 共9页
BITEK Video IC 1612 Layout GuideRev001.docx_第5页
第5页 / 共9页
点击查看更多>>
下载资源
资源描述

BITEK Video IC 1612 Layout GuideRev001.docx

《BITEK Video IC 1612 Layout GuideRev001.docx》由会员分享,可在线阅读,更多相关《BITEK Video IC 1612 Layout GuideRev001.docx(9页珍藏版)》请在冰豆网上搜索。

BITEK Video IC 1612 Layout GuideRev001.docx

BITEKVideoIC1612LayoutGuideRev001

 

BITEKVideoICLayoutGuide

Rev0.01

適用IC型號︰

BIT1605

BIT1612

BIT1615/H

BIT1617

BIT1625

EditBy:

JerryWei

Date:

2009/08/05

1.ICPowerBlockDiagram

A.電源主要分為:

a.AVDD:

AFEADCPower3.3V

b.VDD33:

I/OPower3.3V

c.VDD18:

CorePower1.8V

d.PLLAVDD:

PLLPower1.8V(PanelClockPLLPin64)

e.PLLAVDD:

PLLPower1.8V(AFEPLLPin96)

f.VDD50:

DACPower

g.VDD25:

DACLogicPower

B.應用時GND可規劃為下列區塊:

a.AGNDforAVDD

b.VSS50forVDD50&VDD25

c.VDD33、VDD18、PLLAVDD(PanelClock)、PLLAVDD(AFE)皆可併入DGND,其注意事項會在5.詳細說明

d.各區塊電源間與地間的隔離電阻或Bead須注意元件電流規格是否足夠

(圖一)BIT1617PinDefinition

2.Placement

A.Placement擺放原則以AFE(Analoginput)及DAC位置優先考量,盡量離Connector越近越好

B.系統中若有DC/DC或LEDDriver等PWM訊號盡量遠離AFE及DAC區,尤其是Powercoil元件會產生較大磁場因盡量遠離

C.擺放位置時盡量避免不同區域的訊號交錯擺放,以免因為訊號線拉太長或相互交錯造成干擾,盡量以GND為單位將訊號路徑限制在該GND區域範圍內

D.所有電源輸入的ByPass電容應離IC接腳越近越好

(圖二)Placement擺放範例

3.AFEInput

A.佈局時盡量靠近Connector距離越近越好,該區的所有零件對地應該規劃為AGND,並將元件及走線放置於AGND區域內,在Layout時盡量上下層都規劃為AGND,Analog走線時左右兩側也盡量以AGND包覆並直接接到Input的VideoGND

B.若有兩個以上的Channel中間也盡量AGND隔開,距離不要太近,從Connector到IC沿路走線上下左右也應由AGND包覆

C.此區域附近須避免較強的訊號干擾源太過接近或穿越(如:

PWM,CLOCK….等)

範例如下:

(圖二)BIT1612/1617範例

(圖三)BIT1615/1625範例

4.DACOutput

A.佈局時盡量靠近Connector距離越近越好,該區的所有零件對地應該規劃為VSS50,並將元件及走線放置於VSS50區域內,在Layout時盡量上下層都規劃為VSS50,Analog走線時左右兩側也盡量以VSS50包覆並直接接到Panel的AnalogGND

B.此區域附近須避免較強的訊號干擾源太過接近或穿越(如:

PWM,CLOCK….等)

(圖四)DACGND

 

5.PLLAVDD(PanelClock)、PLLAVDD(AFE)&GND

A.PanelClockPLL因與AFEPLL頻率接近,且AFEPLL較敏感易受PanelClock干擾,故PanelClockPLL與AFEPLL雖共用1.8V及DGND,但在Layout時盡量避免兩區塊的VCC及GND太接近,建議以Layout方式將兩區塊稍做隔離

B.建議兩組電源的VCC與GND間的ByPass電容盡量接近IC接腳,尤其是AFEPLL的VCC(Pin96)與GND(Pin97)間的ByPass電容離IC接腳越近越好(建議在2mm以內),線徑越粗越好(建議大於1mm)最好直接以鋪銅方式Layout,可從接腳側面連接以求較大的接觸面積

6.Crystal

A.Crystal到IC間的走線須盡量越短越好,相關元件盡量放於Crystal與IC接腳之間已達最短路進

B.兩個對地電容的GND應以最短路徑進入DGND,並避免通過AFE與APLL的GND

(圖五)CrystalGND

7.PWMTrace

DC/DC,VGH/VGL,LEDDriver在系統中若有DC/DC時,應盡量遠離AFE與DAC區域,且PWM的路徑需越短越好,沿途的相關元件對地也應盡量靠近ICGND,如下圖所示:

(圖六)PWMTrace

(圖七)PWMTraceLayout

8.PowerCoil

系統中若有使用在PWMtoDC轉換的PowerCoil(如:

DC/DC,LEDDriver…等)須注意擺放位置,因PowerCoil在作能量轉換時周圍會產生磁場,會對周邊線路造成干擾,故應盡量遠離AFE或DAC區域

範例如下:

(圖七)錯誤擺放方式

(圖八)正確擺放方式

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 经管营销 > 公共行政管理

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1