情境14 4路抢答器制作与调试.docx
《情境14 4路抢答器制作与调试.docx》由会员分享，可在线阅读，更多相关《情境14 4路抢答器制作与调试.docx（33页珍藏版）》请在冰豆网上搜索。
情境144路抢答器制作与调试
辽宁装备制造职业技术学院
课时授课计划
06机电专业电工与电子技术学科序号
课
题
4路抢答器制作与调试
班级
周
星期
月、日
课节
06机电
教学方法
讲授
教具准备
教学目的
1数字电路基本知识
2触发器和门电路基本理论
3设计电路的基本方法
教学重难点
学会应用触发器、门电路等设计和调试电路的基本方法
教学过程设计
一、组织教学
二、引入项目
制作并调试4路抢答器，提出问题，布置任务。
三、具体实施
学生两人一组对实训电路进行实测。
四、项目检查
学生分组检查完成工作任务情况，共同分析问题、解释结果。
遇到无法解决的问题时请求老师帮助解决。
五、分析评价
小组向教师演示4路抢答器的使用，教师进行评价并提出改进意见，师生展开讨论。
小结本节主要内容并了解学生学习情况，给预指导。
布置课后思考题。
课后体会
第十章组合逻辑电路
第一单元本单元学习数字电路的基本知识；二进制计数方法；基本逻辑门知识。
数字电路综述
介绍电子电路各类电路特点，说明本章学习对象。
1、电子电路分两类：
模拟电子电路，数字电子电路
1）模拟电子电路特点：
a、进行信号放大。
输出信号与输入信号波形变化方式相同，只是幅值放大。
b、三极管工作在放大状态。
在前面八章我们学习的是模拟电子电路。
2）数字电子电路：
a、处理数字信号，反映信号的有无。
输出信号只有两种状态：
有，无。
b、三极管工作与截止或饱和状态，即开关状态。
2、模拟信号与数字信号
1）模拟信号：
随时间转换变化的信号，如图所示。
最典型是正弦波信号，是模拟电路处理的信号。
2）数字信号：
在时间和数值上都不连续变化的信号，是离散的信号。
如图所示。
数字信号只有两种状态：
高电平和低电平，高电平用1表示，低电平用o表示
3、数字电路特征
a）组成数字电路基本单元电路相对简单，对组件参数准确性要求低，特别适于集成。
b）工作稳定性高，抗干扰能力强，精度高，数字信号便于长期保存和读数。
正因为有以上特点，数字集成电路在数字电子计算机、数字通讯、数控技术、数字仪表等众多领域有广泛应用。
3本章学习主要内容包括：
第一单元数字电路的基本知识，二进制计数制，基本逻辑门电路。
第二单元TTL集成门电路.
第二单元逻辑代数的基本共识和逻辑函数的化简方法。
第三单元组合逻辑电路的分析与设计。
第四单元编码器，译码器和加法器的功能和原理。
10—1二进制计数制
由我们熟悉的十进制计数制特点，介绍二进制计数制与其区别，说明二进制计数方式点。
一、十进制数表示方法及特点：
1有十个数码0~9
2逢十进1
3数字分个位十位百位等
举例说明十进制数计数方法及进位方法，写出十进制数D的进位基数10为底的幂之和的展开式，
D=KN（10）n+Kn-1（10）n-1+-------+K1（10）1+Ko（10）o
二、二进制数表示方法
1只有两个数码.0和1
2逢二进一
3以进位基数2为底的幂之和展开式
B=KN
（2）n+kn-1
（2）n-1+-------+K1
（2）1+Ko
（2）o
举例说明十进制数与二进制数对应关系
十进制数0123456789101112等
二进制数0,1,10,11,100,101,110,111,1000,1001,1010,1011,1100
10-2基本逻辑关系和基本逻辑门电路
首先介绍“逻辑”这一名词在数字电路中意义，然后分别讲授几种基本逻辑关系及基本逻辑门电路，分别从各种基本逻辑的电路符号，逻辑关系、逻辑表示式，真值表四个方面讲述。
逻辑：
原因与结果之间关系，或条件与结果之间关系。
在数字电路中，输入即条件，输出即结果，故数字电路中输入与输出关系称为逻辑关系。
实现这些逻辑关系的数字电路称为逻辑电路。
这些电路都是由一些基本单元构成，基本单元即基本逻辑门电路，分如下几种
一、“与”门电路
1、“与”逻辑关系：
所有输入都为高电平时，输出为高电平，
当输入只要有一个为低电平，输出为低电平。
2、逻辑关系表示式Y=AB
根据乘法意义，只有当A、B全为1时，Y为1；A、B中有一个为0则Y为0，上式称为逻辑“与”，读作A与B，但计算时与代数运算中乘法一样。
3、与门表示符号
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
4、真值表：
输入条件的所有取值状态与输出状态之间的对应关系（见上图）
二、或门电路
1“或”逻辑：
当输入中只要有一个为高电平，输出即为高电平。
只有当输入中全部为低电平时，输出才为低电平。
2逻辑关系表示式：
Y=A+B
据加法意义，当A、B中只要有一个1，Y即为1，只有A、B全为0时，Y才为0，上式读作A或B，运算方式上与加法相似但有所区别，当A、B全为1时，Y仍为1而非10，因为Y只有两种状态，1或0。
3.或门表示符号
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
4.真值表，见上图
三、非门
1.逻辑关系：
输出与输入总是相反。
即输入为0，输出为1，输入为1，输出为0。
2.逻辑表示式：
Y=A
3.非门表示符号
A
Y
0
1
1
0
4.真值表
四、与非们、或非门、与或非门
先据各逻辑关系，画出表示符号，最后可让学生自己列写真值表，，练习真值表写法。
思考练习题：
P320
第二单元：
本单元学习数字电路的基本单元TTL集成门电路；三态门、异或门。
及常用TTL电路集成块，CM03集成门电路。
10—4.TTL集成门电路
首先分析TTL与外门电压传输特性，说明其主要工作参数。
介绍三态门，异或门功能及表示符号，对照图形说明常用TTL集成门各管脚意义
一TTL与非门电压传输特性及主要参数
先简单介绍电路各部分组成，然后分析其电压传输特性。
书图P322
1、电压传输特性
先总体介绍TTL集成基本单元的与非门特性。
当输入只要有一个为低电平，实际上UI<0.5v,输出为高电平，称为关门。
当输入全为高电平，实际上UI>1.3v，输出为低电平，称为开门
观察其与非门特性，然后分阶段分析输出、输入对应关系，即传输特性。
1）关门阶段AB段：
当有一个或全部UI<0.5v时，V2、V3均截止称为关门，此时V4管导通，输出UO=3.4v为高电平。
2）开门阶段：
当全部UI>1.4v时，V2、V3导通，并达到饱和，称为开门，输出u=0.3v,为低电平。
3）过渡阶段：
分两段
当UI>0.7v时，但小于1.3v时，V2导通但V3管仍截止，由于V2管集电极电位
随UI上升而降低，则UO电平也降低，当UO>1.3v时，V2、V3导通，且趋于饱和，UO随UI急剧下降。
总结说明我们使用的是该电路的与非功能，即关、开门状态，即应使UI<0.5v，使其关门或使UI>1.4v使其开门，引出TTL与非门使用参数。
二、TTL与外门主要参数
1、输出高、低电平
高电平VOH=3.4v
低电平VOL=0.3v
2、关门、开门电平
关门电平：
保证输出为高电平即关门状态时所允许最高输入电平，UOFF=0.8v
开门电平：
保证输出为低电平，即开门状态时所允许最低输入电平Von=1.8v
3、噪声容限
低电平噪声容限UNL：
TTL与外门的关门电平UOFF与输入信号UIL之差
UNL=UOFF-UIL
高电平噪声容限UNH输入信号UIL与TTL与外门的开门电平UON之差
UNH=UIN-UOFF
4、扇出系数：
一个与非门能够驱动同类与非门工作的最大数目；一般与非门N<8,特殊可达到20
4、平均传输延时时间
tpd=1/2（tp1+tp20）
三、其它功能的门电路
1、三态输出与非门，简称三态门
介绍三态门表示符号及功能，说明其应用
2、异或门
四、常用TTL集成门电路简介
对照外形说明各管脚意义
10-5、CMOS集成门电路
简单介绍CMOS集成门电路状态，与使用注意事项。
说明其逻辑功能，图形符号与TTL集成门电路相同。
第三单元：
本单元学习逻辑代数概念，逻辑代数基本公式及用公式化简逻辑函数。
10—6、逻辑代数
首先说明逻辑代数的变量，进而介绍逻辑代数的基本公式，然后举例示范逻辑函数的化简
一、逻辑变量：
只有两种形式0或1，代表两种相异的状态。
1、逻辑代数基本公式：
对其中公式作简单分析或证明
2、逻辑函数化简
例1化简逻辑函数：
Y=ABC+ABC
例2化简逻辑函数：
Y=ABC+AB+ABC
例3化简逻辑函数：
Y=AB+ABC
例4化简逻辑函数：
Y=ABC+AB+AC
第四单元本单元学习组合逻辑电路分析与设计
10-7组合逻辑电路分析与设计
说明组合逻辑电路有两方面问题，一是分析，二是设计，所谓分析是已知逻辑电路分析起逻辑功能；所谓设计是给定需完成的功能，设计出逻辑电路。
一、组合逻辑电路分析
首先说明分析步骤，然后举例示范
步骤：
1.据给电路图写出逻辑函数关系式
2.化简逻辑函数关系式
3.写出最简逻辑函数式的真值表
4.分析其功能
二、组合逻辑电路的设计
说明设计步骤与组合逻辑电路的分析相反
第五单元：
本单元学习编码，译码器加法器功能及使用
10—8编码器、译码器、加法器
一、编码器
首先大体介绍编码逻辑功能为将输入信号编成二进制代码，比如计算机的键盘，每按下一个键对应输入端由低电平变为高电平，输入一个信号，机器内部就有编码器把该信号转换为确定的二进制代码，然后进行存储或操作。
注意编码器每次只能输入一个信号，其余输入端不能输入信号。
编码器分为两类：
二进制编码器；二—十进制编码器
1、二进制编码器
把输入的编码信号编成二进制代码输出的电路为二进制编码器
以图4线-2线二进制编码器为例说明其编码功能。
1）据图写出逻辑函数式：
Y1=I2I3
Y2=I1I3
2）写出真值表
I3
I2
I1
I0
Y1
Y0
0
1
1
1
1
1
1
0
1
1
1
0
1
1
0
1
0
1
1
1
1
0
0
0
3）分析编码功能
比如I2键按合，则I2=0，有信号输入
则输出Y1Y0=10，表示在I2位置有信号输入
2、二—十进制编码器
首先介绍二—十进制码即BCD码，然后举例分析这种编码器编码功能。
1）二—十进制码
用二进制数码表示十进制数中0—9这十个数码，常用的8421BCD码为
十进制数
0
1
2
3
4
5
6
7
8
9
8421BCD码
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
2）8421BCD码编码器
以图分析8421BCD码编码器编码功
第六单元、本单元学习译码器和加法器功能及使用
10—9译码器
首先介绍译码功能与编码相反，是将二进制代码翻译成信号，然后举例介绍几种译码器功能。
一、二进制译码器
以图10—9—2分析其译码过程
1.据图写出输出逻辑代表式
Y0=SA1A0Y1=SA1A0
Y2=SA1A0Y3=SA1A0
2.写出真值表
输入
输出
S
A1
A0
Y0
Y1
Y2
Y3
1
X
X
1
1
1
1
0
0
0
0
1
1
1
0
0
1
1
0
1
1
0
1
0
1
1
0
1
0
1
1
1
1
1
0
3.分析译码功能
S=1时，无论A1、A0状态如何，Y3—0均为1，译码器不工作，S称为连同端，起控制作用，
S=0时译码器正常工作。
比如若输入A1A0=01，则输出Y1=0，有输出信号，其余三个输出端均为高电平，无信号该译码器为低电平有效。
二、二—十进制译码器
简要说明该译码器是将输入BCD码翻译成十个对应的输出信号，有四个输入端，10个输出端取真值表中一行解释其译码过程，并了解CT4042译码器各管脚意义。
1、显示译码器
介绍显示译码器功能除译码外还要将翻译出信号显示出来，显示译码器包括译码器和数码显示器。
2、数码显示器
介绍七段字形数码显示器
七个发光段排列成如图，七个发光段内接七个发光二极管，当不同二极管发光时可显示0—9不同数字。
3、集成七段字形显示译码器
由CT4248与数码显示器组成的显示译码器和其真值表说明其译码显示功能
10—10、加法器
加法器功能是进行加法运算，简单介绍两种加法器功能。
一、加法器
说明半加器功能进行两个同位二进制数相加，不考虑进位信号，因此只能用于多位加法运算最低位加法，据半加器逻辑电路图写出逻辑函数关系式及真值表，分析其加法功能其逻辑函数式为：
本位相加和S=AB+AB=AB
进位信号C=AB
其真值表为
二、全加器
说明全加器考虑低位来的进位信号，进行被加数、加数和进位数三者相加。
据逻辑电路图，写出逻辑函数关系式，和真值表分析其加法功能。
第十一章、时序逻辑电路
第一单元：
本单元学习基本RS触发器和同步RS触发器功能。
本章内容综述：
1.时序逻辑电路特点
组合逻辑电路：
电路结构只由门电路构成不包含反馈,输出状态不影响输入状态。
任意时刻输出状态只取决于该时刻输入状态与电路原来状态无关。
时序逻辑电路：
电路结构中包含反馈，输出对输入有影响。
输出状态不仅取决于该时刻输入状态还与上一次输出状态有关。
另外时序逻辑电路还有记忆功能即输入信号消失，输出仍保持。
2.本章学习内容包括以下几个部分
第一部分：
触发器基本概念，JK触发器和D触发器的逻辑功能。
第二部分：
寄存器、移位寄存器、计数器等时序逻辑电路功能和工作原理。
11—1、基本RS触发器和同步RS触发器
首先据两种触发器逻辑电路图分析其功能即特性表说明触发器的工作特征。
一、基本RS触发器
1、电路组成及功能分析
RD
SD
QN
QN+1
1
1
0
0
保持原态
1
1
1
1
保持原态
1
0
0
1
置1
1
0
1
1
置1
0
1
0
0
置0
0
1
1
0
置0
0
0
0
不确定
不允许
0
0
1
不确定
不允许
2、触发器工作特点
1）有两个相反的可能的状态
2）具有记忆功能
将基本RS触发器功能总结成简要形式以帮助学生记忆并举例巩固。
RD=0SD=1置0
RD=1SD=0置1
RD=1SD=1保持原态
RD=0SD=0不允许
二、同步RS触发器
据逻辑电路图说明引入时钟脉冲CP输入，使触发器输出不仅受输入信号控制，还受时钟脉冲控制。
功能分析如下
1、CP=0时，无论S、R何种状态，输出均保持原态
2、CP=1时，输出随输入变化
R=1S=0置0
R=0S=1置1
R=S=0保持原态
R=S=1禁止使用
3、说明强制置位端作用。
第二单元：
本单元学习几种触发器
11—2、按逻辑功能分类的几种触发器
一、JK触发器
首先说明RS触发器中有禁止使用状态，而JK触发器可将此种状态转为可用状态。
另外介绍电平触发与边沿触发两种触发方式。
电平触发：
CP=0或CP=1期间使触发器触发，由于时间长可能引入干扰信号，造成触发器误动作。
边沿触发：
CP上升或下降沿触发，由于在一瞬间触发不易出现干扰问题。
（一）、JK触发器图形符号
（二）、JK触发器功能
CP=0CP=1CP上升时，触发器均保持原态
CP下降沿时，
J=0K=1置0
J=1K=0置1
J=0K=0保持
J=1K=1翻转（原1翻0、原0翻1）
二、D触发
将JK触发器，输入端分别接输入信号的D和D即J=DK=D成为D触发器。
其功能为置0或置1只有两种功能
D=0D=1置0
D-1D=0置1
三、T触发器，T`触发器
将JK触发器两输入端接成一点，使J=K即成T触发器，其功能为
J=K=0保持原态
J=K=1翻转功能
若J=K=1，只有这一种状态，只有翻转功能称为T`触发器
11—3、常用TTL集成触发器简介及应用举例
介绍CT4074、CT4112、CT4175几种触发器管脚排列功能表
第三单元、本单元学习寄存器和移位寄存器功能及使用
首先介绍寄存器功能为寄存数据，然后分别介绍几种寄存器功能及原理。
11—4、寄存器和移位寄存器
一、数码寄存器
以D触发器组成的数码寄存器分析其寄存功能，RD为清零控制端，用于全部清零。
当CP上升沿到来时，需要寄存的数据A3A2A1A0可以在输出端Q3Q2Q1Q0寄存.这种数码输入方式称为并行输入方式。
二、移位寄存器
（一）、单向移位寄存器
以下图分析其单向移位寄存的功能，最后总结出移位寄存的特点
比如现在需寄存数码为1011，其寄存过程如下，首先全部清0
D0
Q3
Q2
Q1
Q0
CP
1
0
0
0
1
第一个第二个
0
0
0
1
0
第三个
1
0
1
0
1
第四个
1
1
0
1
1
第五个
以上分析可以看出需寄存数码在每个CP上升沿到来时分别向前移一位寄存，这种输入方式为串行输入。
（二）、双向移位寄存器
由控制信号N和M控制既可左移又可右移的寄存器称为双向移位寄存器，其移位原理与单向移位相同，据下图和其功能表作一简单介绍。
第四单元：
本单元学习计数器
11—5计数器
首先介绍计数器的功能然后分析几种计数器计数功能。
计数器功能为计算输入脉冲个数，另外还可以进行分频、控时和数字运算等。
一、二进制加法计数器
（一）、异步二进制加法计数器
首先复习JK触发器功能然后据下图电路分析其计数功能
第一个CP下降沿到来，Q0由0翻为1，其余输出为0计数为0001，表示有一个脉冲。
第二个CP下降沿到来，Q0由1翻为0，Q2由0翻为1，计数为0010，表示有2个脉冲。
第三个CP下降沿到来，Q0由0翻为1，Q2仍为1，其余为0计数为0011，
依次类推，计数器实现CP时钟脉冲计数功能。
异步计数器当级数较多时，后级等前级依次翻转才能翻转，所以计数速度慢
（二）、同步二进制计数器
电路如图，分析其计数功能，说明同步计数特点
分析步骤如下
1.写时钟信号，写出各触发器输入信号逻辑关系式。
CP0=CP1=CP2=CP3=CP
T1=Q0
T2=Q1Q0
T3=Q2Q1Q
2.列写状态转换表，分析计数功能
Q3
Q2
Q1
Q0
CP
0
0
0
0
0
0
0
1
个
第一个CP
0
0
1
0
个
第二个CP
0
0
1
1
个
第三个CP
0
1
0
0
个
第四个CP
0
1
0
1
个
第五个CP
0
1
1
0
个
第六个CP
0
1
1
1
个
第七个CP
1
0
0
0
个
第八个CP
1
0
0
1
个
第九个CP
输出端计数与输入脉冲个数相同，且各触发器同步翻转速度快。
三、任意进制计数加法计数器
电路如图所示，用相同方法分析其计数功能，注意说明其进制的变化
1、写时钟脉冲及各触发器输入信号的方程式
CP0=CP1=CP2=CP
J0=Q1N*Q2NK0=1
J1=Q0NK1=Q0N*Q2N
J2=Q0N*Q1NK2=Q1N
2、.列写状态转换表
Q2
Q1
Q0
CP
0
0
0
0
0
1
个
第一个
0
1
0
个
第二个
0
1
1
个
第三个
1
0
0
个
第四个
1
0
1
个
第五个
1
1
0
个
第六个
0
0
0
个
第七个
由以上分析，该计数器为七进制计数器。
每有七个计数脉冲完成一个计数循环，进位信号可由Q2和Q1经与非门输出
四、规模集成计数器
说明上面分析几种计数器，是由小规模集成电路各种触发器组成，下面分析由中规模集成电路，各种计数器组成的各种进制计数器，以CT4160为例分析几种组合使用。
首先介绍CT4160计数器管脚符号及功能表，然后介绍由这种十进制计数器组成的
几种其它进制计数器。
1、CT4160组成的二位十进制计数器
由图形分析可知，当个位计数器输入前9个脉冲CT=0十位计数器不计数，当第十个时钟脉冲到来后，CT=1，然后十位计数器开始计数，等输入第100个时钟脉冲时，十位计数器输出一进位信号，故该计数器为100进制计数器。
2、CT4160组成的七进制计数
由图可分析出当输出Q3Q2Q1Q0=0111时，即第七个时钟脉冲时，CR=0清0，
Q3Q2Q1Q0=0000，然后开始下一个循环，故该计数器为七进制计数器，这种方法称为反馈置0法。
集成555定时器
一、集成555定时器的电路组成
1、电压比较器：
C1和C2其作用是将TH端和TR端的输人电压分别与参考电压UR1和UR2进行比较。
根据输入电压的不同C1和C2的输出可能是高电平或低电平，从而使后面的基本RS触发器置1或置0。
2、电阻分压器：
由三个5kΩ电阻串联组成，接于电源十UCC与地（GND）之间、其作用是为电压比较器C1和C2提供参考电压：
UR1＝U＋1；＝（2／3）UCC，UR2＝U＿2。
＝（l／3）UCC（比较器输入电流是零）。
如果在电压控制端CO外加控制电压Uc，则将迫使C1的同相输入端U＋1=Uc、C2的反相输入端U-2=（1/2）Uc。
于是改变UC就可以改变C1和C2的参考电压。
3、基本RS触发器：
其作用是：
第一，它的Q输出端就是整个电路的输出u0；第二，
端的状态决定了三极管V的饱和导通或截止。
触发器的直接置零端
平时保持高电平，当于该端加入负脉冲，可使触发器置零。
4、放电三极管V当基本RS触发器
＝0时，截止；
＝1时v饱和导通。
二、应用电路举例
1、单稳态触发器
单稳态触发器是一种基本脉冲单元电路，其特点是：
第一，它只有一个稳定状态，如果没有外加的触发信号，它将一直保持这个稳定状态不变；
第二，在外加触发信号作用下，电路能够从稳态翻转到另一个状态，但该状态只是暂时的，称为暂稳态，且经过确定的时间，电路
升级会员 