对于一般的逻辑电平，以上参数的关系如下：
VOH>VIH>VT>VIL>VOL。
6：
IOH：
逻辑门输出为高电平时的负载电流（为拉电流）。
7：
IOL：
逻辑门输出为低电平时的负载电流（为灌电流）。
8：
IIH：
逻辑门输入为高电平时的电流（为灌电流）。
9：
IIL：
逻辑门输入为低电平时的电流（为拉电流）。
扇出能力也就是输出驱动能力，通常用驱动同类器件的数量来衡量。
TTL：
扇出能力一般在10左右。
CMOS：
静态时扇出能力达1000以上，但CMOS的交流（动态）扇出能力没有这样高，要根据工作频率和负载电容来考虑决定。
限制因素是输入信号上升时间：
本身输出电阻和下级输入电容形成积分电路影响输入信号的上升时间（输入信号从低电平上升到VIHmin所需时间），实际电路当中，尽量使被驱动输入端限制在10以内。
ECL：
由于ECL的工作速度高，考虑到负载电容的影响，ECL的扇出一般限制在10以内。
门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。
开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。
对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：
（1）：
RL<（VCC－VOH）/（n*IOH＋m*IIH）
（2）：
RL>（VCC－VOL）/（IOL＋m*IIL）
其中n：
线与的开路门数；m：
被驱动的输入端数。
5.2：
常用的逻辑电平
逻辑电平：
有TTL、CMOS、ECL、PECL、GTL；RS232、RS422、LVDS等。
如下表所示：
图5－1：
常用逻辑电平图
·其中TTL和CMOS的逻辑电平按典型电压可分为四类：
5V系列（5VTTL和5VCMOS）、3.3V系列，2.5V系列和1.8V系列。
5VTTL和5VCMOS逻辑电平是通用的逻辑电平。
3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
�低电压的逻辑电平还有2.5V和1.8V两种，详细见后。
ECL/PECL和LVDS是差分输入输出，其详细内容见后。
RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出，其相应的逻辑电平标准请参考公司的《串行通信接口电路设计规范》。
5.3：
TTL和CMOS器件的原理和输入输出特性
请参看附件《TTL和CMOS器件的原理输入输出特性.lwp》
5.4：
TTL和CMOS的逻辑电平关系
图5－2：
TTL和CMOS的逻辑电平图
上图为5VTTL逻辑电平、5VCMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。
5VTTL逻辑电平和5VCMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。
另外5VCMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0.1V，Vil≤0.3Vcc；噪声容限较TTL电平高。
JEDEC组织在定义3.3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。
LVTTL逻辑电平标准的输入输出电平与5VTTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便（详细内容见第7章）。
LVTTL逻辑电平定义的工作电压范围是3.0－3.6V。
LVCMOS逻辑电平标准是从5VCMOS逻辑电平关注移植过来的，所以它的VIH、VIL和VOL与工作电压有关，其值如上图所示。
LVCMOS逻辑电平定义的工作电压范围是2.7－3.6V。
5V的CMOS逻辑器件工作于3.3V时，其输入输出逻辑电平即为LVCMOS逻辑电平，它的VIH大约为0.7VCC＝2.31V左右，由于此电平与LVTTL的VOH（2.4V）之间的电压差太小，使逻辑器件工作不稳定性增加，所以一般不推荐使用5VCMOS器件工作于3.3V电压的工作方式。
由于相同的原因，使用LVCMOS输入电平参数的3.3V逻辑器件也很少。
JEDEC组织为了加强在3.3V上各种逻辑器件的互连和3.3V与5V逻辑器件的互连，在参考LVCMOS和LVTTL逻辑电平标准的基础上，又定义了一种标准，其名称即为3.3V逻辑电平标准，其参数如下：
图5－3：
低电压逻辑电平标准
从上图可以看出，3.3V逻辑电平标准的参数其实和LVTTL逻辑电平标准的参数差别不大，只是它定义的VOL可以很低（0.2V），另外，它还定义了其VOH最高可以到VCC-0.2V，所以3.3V逻辑电平标准可以包容LVCMOS的输出电平。
在实际使用当中，对LVTTL标准和3.3V逻辑电平标准并不太区分，某些地方用LVTTL电平标准来替代3.3V逻辑电平标准，一般是可以的。
JEDEC组织还定义了2.5V逻辑电平标准，如上图所示。
另外，还有一种2.5VCMOS逻辑电平标准，它与上图的2.5V逻辑电平标准差别不大，可兼容。
低电压的逻辑电平还有1.8V、1.5V、1.2V的逻辑电平，具体请参考相关的文档。
6、TTL和CMOS逻辑器件
逻辑器件的分类方法有很多，下面以逻辑器件的功能、工艺特点和逻辑电平等方法来进行简单描述。
6.1：
TTL和CMOS器件的功能分类
按功能进行划分，逻辑器件可以大概分为以下几类：
门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、背板驱动器等。
1：
门电路和反相器
逻辑门主要有与门74X08、与非门74X00、或门74X32、或非门74X02、异或门74X86、反相器74X04等。
2：
选择器
选择器主要有2-1、4-1、8-1选择器74X157、74X153、74X151等。
3：
编/译码器
编/译码器主要有2/4、3/8和4/16译码器74X139、74X138、74X154等。
4：
计数器
计数器主要有同步计数器74X161和异步计数器74X393等。
5：
寄存器
寄存器主要有串-并移位寄存器74X164和并-串寄存器74X165等。
6：
触发器
触发器主要有J-K触发器、带三态的D触发器74X374、不带三态的D触发器74X74、施密特触发器等。
7：
锁存器
锁存器主要有D型锁存器74X373、寻址锁存器74X259等。
8：
缓冲驱动器
缓冲驱动器主要有带反向的缓冲驱动器74X240和不带反向的缓冲驱动器74X244等。
9：
收发器
收发器主要有寄存器收发器74X245、通用收发器74X245、总线收发器等。
10：
总线开关
总线开关主要包括总线交换和通用总线器件等。
11：
背板驱动器
背板驱动器主要包括TTL或LVTTL电平与GTL/GTL+（GTLP）或BTL之间的电平转换器件。
6.2：
TTL和MOS逻辑器件的工艺分类特点
按工艺特点进行划分，逻辑器件可以分为Bipolar、CMOS、BiCMOS等工艺，其中包括器件系列有：
Bipolar工艺的器件有：
TTL、S、LS、AS、F、ALS。
CMOS工艺的器件有：
HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AHCT、CBTLV、AVC、GTLP。
BiCMOS工艺的器件有：
BCT、ABT、LVT、ALVT。
6.3：
TTL和CMOS逻辑器件的电平分类特点
TTL和CMOS的电平主要有以下几种：
5VTTL、5VCMOS（Vih≥0.7*Vcc，Vil≤0.3*Vcc）、3.3V电平、2.5V电平等。
5V的逻辑器件
5V器件包含TTL、S、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、ABT等系列器件
3.3V及以下的逻辑器件
包含LV的和V系列及AHC和AC系列，主要有LV、AHC、AC、ALB、LVC、ALVC、LVT等系列器件。
具体情况可以参考下图：
图6－2：
TI公司的逻辑器件示例图
6.4：
包含特殊功能的逻辑器件
A．总线保持功能（Bushold）
由内部反馈电路保持输入端最后的确定状态，防止因输入端浮空的不确定而导致器件振荡自激损坏；输入端无需外接上拉或下拉电阻，节省PCB空间，降低了器件成本开销和功耗，见图6－3。
ABT、LVT、ALVC、ALVCH、ALVTH、LVC、GTL系列器件有此功能。
命名特征为附加了“H”如：
74ABTH16244。
图6－3：
总线保持功能图
B．串联阻尼电阻（seriesdampingresistors）
输出端加入串联阻尼电阻可以限流，有助于降低信号上冲/下冲噪声，消除线路振铃，改善信号质量。
如图6－4所示。
具有此特征的ABT、LVC、LVT、ALVC系列器件在命名中加入了“2”或“R”以示区别，如ABT162245，ALVCHR162245。
对于单向驱动器件，串联电阻加在其输出端，命名如SN74LVC2244；对于双向的收发器件，串联电阻加在两边的输出端，命名如SN74LVCR2245。
图6－4：
串行阻尼电阻图
C．上电/掉电三态（PU3S，Powerup/powerdown3-state）
即热拔插性能。
上电/掉电时器件输出端为三态，Vcc阀值为2.1V；应用于热拔插器件/板卡产品，确保拔插状态时输出数据的完整性。
多数ABT、LVC、LVT、LVTH系列器件有此特征，有关单板热插拔的技术请参见公司规范《单板带电插拔设计规范》。
D．ABT器件（AdvancedBiCMOSTechnology）
结合了CMOS器件（如HC/HCT、LV/LVC、ALVC、AHC/AHCT）的高输入阻抗特性和双极性器件（Bipolar，如TTL、LS、AS、ALS）输出驱动能力强的特点。
包括ABT、LVT、ALVT等系列器件，应用于低电压，低静态功耗环境。
E．Vcc/GND对称分布
16位Widebus器件的重要特征，对称配置引脚，有利于改善噪声性能。
AHC/AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB系列16位Widebus器件有此特征。
F．分离轨器件（Split-rail）
即双电源器件，具有两种电源输入引脚VccA和VccB，可分别接5V或3.3V电源电压。
如ALVCH164245、ALVC4245等，命名特征为附加了“4”。
6.5：
TTL和CMOS逻辑器件的选择
具体请参见公司的《逻辑器件选型指导书》。
6.6：
逻辑器件的使用指南
1：
多余不用输入管脚的处理
在多数情况下，集成电路芯片的管脚不会全部被使用。
例如74ABT16244系列器件最多可以使用16路I/O管脚，但实际上通常不会全部使用，这样就会存在悬空端子。
所有数字逻辑器件的无用端子必须连接到一个高电平或低电平，以防止电流漂移（具有总线保持功能的器件无需处理不用输入管脚）。
究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。
244、16244经测试在接高电平时静态功耗较小，而接地时静态功耗较大，故建议其无用端子处理以通过电阻接电源为好，电阻值推荐为1～10K。
2：
选择板内驱动器件的驱动能力，速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足设计要求，同时有一定的余量的器件，这样可以减少信号过冲，改善信号质量。
并且在设计时必须考虑信号匹配。
3：
在对驱动能力和速度要求较高的场合，如高速总线型信号线，可使用ABT、LVT系列。
板间接口选择ABT16244/245或LVTH16244/245，并在母板两端匹配，在不影响速度的条件下与母板接口尽量串阻，以抑制过冲、保护器件，典型电阻值为10-200Ω左右，另外，也可以使用并接二级管来进行处理，效果也不错，如1N4148等（抗冲击较好）。
4：
在总线达到产生传输线效应的长度后，应考虑对传输线进行匹配，一般采用的方式有始端匹配、终端匹配等。
始端匹配是在芯片的输出端串接电阻，目的是防止信号畸变和地弹反射，特别当总线要透过接插件时，尤其须做始端匹配。
内部带串联阻尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行调整，在多数场合对于改善信号质量收效不大，故此不建议推荐使用。
始端匹配推荐电阻值为10～51Ω，在实际使用中可根据IBIS模型模拟仿真确定其具体值。
由于终端匹配网络加重了总线负载，所以不应该因为匹配而使Buffer的实际驱动电流大于驱动器件所能提供的最大Source、Sink电流值。
应选择正确的终端匹配网络，使总线即使在没有任何驱动源时，其线电压仍能保持在稳定的高电平。
5：
要注意高速驱动器件的电源滤波。
如ABT、LVT系列芯片在布线时，建议在芯片的四组电源引脚附近分别接0.1μ或0.01μ电容。
6：
可编程器件任何电源引脚、地线引脚均不能悬空；在每个可编程器件的电源和地间要并接0.1uF的去耦电容，去耦电容尽量靠近电源引脚，并与地形成尽可能小的环路。
7：
收发总线需有上拉电阻或上下拉电阻，保证总线浮空时能处于一个有效电平，以减小功耗和干扰。
8：
373/374/273等器件为工作可靠，锁存时钟输入建议串入10－200欧电阻。
9：
时钟、复位等引脚输入往往要求较高电平，必要时可上拉电阻。
10：
注意不同系列器件是否有带电插拔功能及应用设计中的注意事项，在设计带电插拔电路时请参考公司的《单板带电插拔设计规范》。
11：
注意电平接口的兼容性。
选用器件时要注意电平信号类型，对于有不同逻辑电平互连的情况，请遵守本规范的相应的章节的具体要求。
12：
在器件工作过程中，为保证器件安全运行，器件引脚上的电压及电流应严格控制在器件手册指定的范围内。
逻辑器件的工作电压不要超出它所允许的范围。
13：
逻辑器件的输入信号不要超过它所能允许的电压输入范围，不然可能会导致芯片性能下降甚至损坏逻辑器件。
14：
对开关量输入应串电阻，以避免过压损坏。
15：
对于带有缓冲器的器件不要用于线性电路，如放大器。
7
、TTL、CMOS器件的互连
7.1：
器件的互连总则
在公司产品的某些单板上，有时需要在某些逻辑电平的器件之间进行互连。
在不同逻辑电平器件之间进行互连时主要考虑以下几点：
1：
电平关系，必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功能，严重时会烧毁芯片。
2：
驱动能力，必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。
3：
时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。
4：
选用电平转换逻辑芯片时应慎重考虑，反复对比。
通常逻辑电平转换芯片为通用转换芯片，可靠性高，设计方便，简化了电路，但对于具体的设计电路一定要考虑以上三种情况，合理选用。
对于数字电路来说，各种器件所需的输入电流、输出驱动电流不同，为了驱动大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱动能力：
输出电流应大于负载所需输入电流；另一方面，TTL、CMOS、ECL等输入、输出电平标准不一致，同时采用上述多种器件时应考虑电平之间的转换问题。
我们在电路设计中经常遇到不同的逻辑电平之间的互连，不同的互连方法对电路造成以下影响：
�对逻辑电平的影响。
应保证合格的噪声容限（Vohmin－Vihmin≥0.4V，Vilmax－Volmax≥0.4V），并且输出电压不超过输入电压允许范围。
对上升/下降时间的影响。
应保证Tplh和Tphl满足电路时序关系的要求和EMC的要求。
对电压过冲的影响。
过冲不应超出器件允许电压绝对最大值，否则有可能导致器件损坏。
TTL和CMOS的逻辑电平关系如下图所示：
图7－1：
TTL和CMOS的逻辑电平关系图
图7－2：
低电压逻辑电平标准
3.3V的逻辑电平标准如前面所述有三种，实际的3.3VTTL/CMOS逻辑器件的输入电平参数一般都使用LVTTL或3.3V逻辑电平标准（一般很少使用LVCMOS输入电平，原因见前5.4节），输出电平参数在小电流负载时高低电平可分别接近电源电压和地电平（类似LVCMOS输出电平），在大电流负载时输出电平参数则接近LVTTL电平参数，所以输出电平参数也可归入3.3V逻辑电平，另外，一些公司的手册中将其归纳如LVTTL的输出逻辑电平，也可以。
在下面讨论逻辑电平的互连时，对3.3VTTL/CMOS的逻辑电平，我们就指的是3.3V逻辑电平或LVTTL逻辑电平。
常用的TTL和CMOS逻辑电平分类有：
5VTTL、5VCMOS、3.3VTTL/CMOS、3.3V/5VTol.、和OC/OD门。
其中：
3.3V/5VTol.是指输入是3.3V逻辑电平，但可以忍受5V电压的信号输入。
3.3VTTL/CMOS逻辑电平表示不能输入5V信号的逻辑电平，否则会出问题。
注意某些5V的CMOS逻辑器件，它也可以工作于3.3V的电压，但它与真正的3.3V器件（是LVTTL逻辑电平）不同，比如其VIH是2.31V（＝0.73.3V，工作于3.3V）（其实是LVCMOS逻辑输入电平），而不是2.0V，因而与真正的3.3V器件互连时工作不太可靠，使用时要特别注意，在设计时最好不要采用这类工作方式。
值得注意的是有些器件有单独的输入或输出电压管脚，此管脚接3.3V的电压时，器件的输入或输出逻辑电平为3.3V的逻辑电平信号，而当它接5V电压时，输入或输出的逻辑电平为5V的逻辑电平信号，此时应该按该管脚上接的电压的值来确定输入和输出的逻辑电平属于哪种分类。
对于可编程器件（EPLD和FPGA）的互连也要根据器件本身的特点并参考本章节的内容进行处理。
以上5种逻辑电平类型之间的驱动关系如下表：
输入
5V
TTL
3.3V/5VTol.
3.3VTTL/CMOS
5V
CMOS
输出
5VTTL
√
√
✦
✦
3.3VTTL/CMOS
升级会员 