半导体集成电路教案.docx

半导体集成电路教案.docx

《半导体集成电路教案.docx》由会员分享，可在线阅读，更多相关《半导体集成电路教案.docx（60页珍藏版）》请在冰豆网上搜索。

半导体集成电路教案

《半导体集成电路》

课程教学

教案

山东大学信息科学与工程学院

电子科学与技术教研室（微电）

张新

课程总体介绍：

1．教材：

选用上海科技出版社出版的，由电子工业部教材办公室组织编写的高等学校教材《半导体集成电路》一书。

该教材参考教学学时为120学时。

2．目前实际教学学时数：

课内66+实验6，共计72学时。

3．教学内容：

（按72学时删减）

第一篇双极型逻辑集成电路26学时

第一章集成电路的寄生效应（含序论）7学时

第二章TTL集成电路12学时

第三章TTL中大规模集成电路3学时

第四章TTL电路版图设计4学时

第二篇MOS逻辑集成电路26学时

有关MOS管+前言3学时

第六章nMOS逻辑集成电路9学时

第七章CMOS集成电路8学时

第八章动态,准静态MOS电路简介2学时

第九章MOS集成电路版图设计4学时

第三篇模拟集成电路20学时

第十一章模拟集成电路中的特殊元件8学时

第十二章模拟集成电路中的基本单元9学时

第十三章集成运算放大器简介3学时

课程教案:

序言1学时

内容:

1集成电路

1.1集成电路定义

1.2集成电路特点

1.3集成电路分类

2半导体集成电路

2.1半导体集成电路分类

2.2有关半导体集成电路的集成度

2.3半导体集成电路的优缺点

3课程内容介绍及参考书

课程重点：

介绍了何谓集成电路，集成电路是如何分类的（即可分为膜集成电路.半导体集成电路和混合集成电路），集成电路有何特点；介绍了何谓半导体集成电路，半导体集成电路的分类（即按照电路中晶体管的导电载流子状况分类，可分为双极型集成电路和单极型集成电路两种；按照电路工作性质分类，可分为数字集成电路和模拟集成电路两种），半导体集成电路的重要概念-集成度，以及半导体集成电路的优点（即体积小重量轻；技术指标先进可靠性高以及便于大批量生产和成本低等）。

最后给出了课程总体内容介绍，并给出了有关参考书。

课程难点：

有关半导体集成电路的定义，不同方法的分类；有关半导体集成电路集成度的两种定义方法，以及半导体集成电路的最突出的优点。

基本概念：

1集成电路-将某一电路所需的若干元器件（晶体管；二极管；电阻和电容）均制作于一个（或几个）基片上，通过布线连接构成的完整电路。

2膜集成电路-由金属和金属合金薄膜以及半导体薄膜制成元器件，布线连接构成的集成电路。

3半导体集成电路-以半导体（硅）单晶为基片，以外延平面工艺为基础工艺，将构成电路的各元器件制作于同一基片上，布线连接构成的功能电路。

4混合集成电路（组合集成电路）-由半导体集成电路，膜集成电路和分离元件中至少两种构成的集成电路。

5双极型集成电路-由一般平面双极晶体管构成的集成电路，其载流子为电子和空穴。

6单极型集成电路（MOS集成电路）-由MOS场效应管构成的集成电路，其导电载流子仅有电子（或空穴）一种。

7数字集成电路-处理数字量信号的集成电路。

数字量指以某一最小单元作不连续变化的量。

8模拟集成电路-处理模拟量信号的集成电路。

模拟量指能够连续变化的量。

9集成电路的集成度-单位面积芯片上最多可容纳的元器件个数。

单位；元器件个数/平方毫米。

10集成电路的规模-以单个芯片上最多可容纳的元器件个数为划分依据。

单位；元器件个数/单芯片。

基本要求：

掌握集成电路的定义及分类；半导体集成电路的定义及分类；了解半导体集成电路的应用场合；知道以规模定义的半导体集成电路的集成度以及集成度定义的扩展。

课程参考书目及要求：

对双极型部分：

1器件原理部分：

书目：

《半导体物理》已开过课程；

《晶体管原理》与本课程同期开课；

《半导体器件物理》同名书目。

要求：

熟悉晶体管单结特性及相关公式；熟悉晶体管双结特性及部分相关公式；熟悉晶体管瞬态（频率）特性。

2工艺原理部分：

书目：

《半导体器件工艺原理》77年统编教材；

《超大规模集成电路技术基础》99年由电子工业出版社出版；

《集成电路制造技术》与本课程同期开课。

要求：

熟悉pn结形成的工艺原理及平面结工艺结构；熟悉pn结形成时的工艺影响因素；熟悉常规集成电路工艺剖面结构以及各电性区的作用，集成电路制造带来的各种寄生。

3电路及集成电路构成基础知识部分：

书目：

《电子技术基础》已开过课程；

《数字集成电路》已开过课程；

《模拟集成电路》已开过课程。

要求：

熟悉各种门电路的基本线路构成；熟悉构成各种门电路的各种基本元器件；熟悉各种门电路的基本工作原理；熟悉各种门电路的组合；熟悉各种二进制规则及逻辑关系的变换。

MOS集成电路部分：

书目：

〈晶体管原理〉第八章场效应晶体管；

〈单极型晶体管〉。

要求：

熟悉MOS晶体管结构；熟悉MOS晶体管工作原理；熟悉MOS晶体管类型及不同工作条件下的特性；熟悉MOS晶体管各种电流-电压关系式。

第一篇双极型逻辑集成电路《26学时》

第一章集成电路的寄生效应（6学时）

§1.1集成电路的特殊工艺及结构1学时

内容:

1典型pn结隔离工艺

1.1pn结隔离工艺的工艺流程

1.2典型pn结隔离的实现及埋层作用

1.3pn结隔离结构形成的说明

2介质隔离工艺

2.1介质隔离工艺的工艺流程

2.2介质隔离工艺中晶体管和电阻的结构剖图

2.3介质隔离工艺的工艺特点

3pn结-介质混合隔离

3.1pn结-介质混合隔离剖面结构

3.2pn结-介质混合隔离结构特点

课程重点:

本节主要介绍了双极型逻辑集成电路制造中常用的典型pn结隔离工艺以及补充了性能更优越的介质隔离和pn结-介质混合隔离工艺,对三种工艺的工艺流程和工艺剖面结构分别作了介绍,并对三种工艺的工艺特点作了对比。

其中最重要的是典型的pn结隔离的工艺内容，这仍然是双极型逻辑集成电路制造中最最常用的隔离工艺，因为该工艺与常规平面制造工艺相容性最好。

对三种工艺所制造的埋层结构做了介绍，并介绍了埋层所起到的两个作用，即解决了正面连线造成的集电极串联电阻增大的问题，又解决了器件功率特性和频率特性对材料要求的矛盾。

强调了常规pn结隔离是如何从工艺上实现的，即隔离扩散的各扩散区均必须扩穿外延层而与p衬底连通（或称各隔离墙均有效）；强调了常规pn结隔离集成电路在使用时是如何给予电性保证的，即p衬底连接电路最低电位（保证隔离pn结二极管处于反向偏置）。

课程难点：

三种隔离方法是如何达到使半导体集成电路中各元器件在电性能上达到绝缘隔离的；三种工艺中制造的埋层在集成电路中作用的原理；pn结隔离是如何工艺实现的，如何在使用时给予电性保证的。

基本概念：

1pn结隔离-利用反向pn结的大电阻特性实现集成电路中各元器件间电性隔离方法。

2介质隔离-使用绝缘介质取代反向pn结，实现集成电路中各元器件间电性隔离方法。

3混合隔离-在实现集成电路中各元器件间电性隔离时，既使用了反向pn结的大电阻特性又使用了绝缘介质电性绝缘性质的方法。

基本要求：

了解三种隔离方法各自的工艺流程，流程中重点工序的工艺方法和工艺特点。

了解三种隔离方法各自的隔离特点和隔离性能对比，特别是隔离结构带来的有源寄生和无源寄生性能的对比。

着重掌握典型pn结隔离的工艺流程和各工序的作用，了解典型pn结隔离集成电路的pn结隔离是如何工艺实现的，如何在使用时给予电性保证的；清楚的知道埋层是如何制造的，埋层有何特点，埋层在半导体集成电路结构中有何作用以及埋层制造质量对集成电路电性的能影响。

§1.2集成电路中元器件的结构和寄生效应1学时

内容：

1集成电路中npn管结构带来的寄生效应

1.1典型pn结隔离结构中npn管带来的寄生效应

1.2pn-介质混合隔离结构中npn管带来的寄生效应

1.3介质隔离结构中npn管带来的寄生效应

2集成电路中电阻结构带来的寄生效应

2.1典型pn结隔离结构中电阻的结构特点

2.2引入的寄生器件

2.3电路中电阻的使用特点

2.4集成电路中电阻结构引入的寄生电容

3集成电路中典型倒相器引入的寄生效应

3.1集成倒相器的构成及其寄生

3.2去除有源寄生的措施

课程重点：

本节主要介绍了常规集成电路制造中典型元件-基区扩散电阻制造带来的寄生效应，它在集成电路中的典型工艺剖面结构为三层二结结构；典型器件npn管制造带来的寄生效应，它在集成电路中的典型工艺剖面结构为四层三结结构；典型倒相器制造带来的寄生效应，它应含有电阻制造带来的寄生和npn管制造带来的寄生。

这些寄生均分为有源寄生效应和无源寄生效应，有源寄生效应影响集成电路的直流特性和瞬态特性，是极其有害的；而无源寄生仅影响电路的瞬态特性。

本节重点是npn管制造带来的寄生效应，其有源寄生-寄生晶体管对集成电路性能带来的不良影响。

介绍了如何从工艺上采取措施消除这种有源寄生的影响，所采取的工艺措施是在npn管集电区掺金（相当于在pnp管基区掺金）和在npn管集电区设置高浓度n型埋层（影响pnp管基区性质），它们的作用原理是：

掺金的作用，使pnp管基区中高复合中心数增加，少数载流子在基区复合加剧，由于非平衡少数载流子不可能到达集电区从而使pnp管电流放大系数大大降低。

埋层的作用有两个，其一，埋层的下反扩散导致pnp管基区宽度增加，非平衡少数载流子基区渡越时间增长，非平衡少数载流子在基区的复合率增大，从而使pnp管电流放大系数降低；其二，埋层的上反扩散导致pnp管基区掺杂浓度增大，基区方块电阻减小，由晶体管原理可知，这将导致发射效率下降从而使pnp管电流放大系数降低，综上所述，各作用的结果使寄生pnp管的电流放大系数降至0.01以下，则有源寄生转变为无源寄生，仅体现为势垒电容的性质。

课程难点：

集成电阻制造.集成晶体管的制造.集成倒相器的制造在集成电路中实际带来的无源寄生-电容；有源寄生-晶体管均将参与电路工作。

由集成电阻和集成晶体管在集成电路中可能工作状态的分析，集成晶体管结构将带来有源寄生，从而影响集成电路的直流工作性能。

因此，需尽可能采取各种工艺措施来消除这种有源寄生的影响。

基本概念：

1埋层的上反扩散-在工艺制造过程中的各高温条件下，在浓度梯度的作用下，高浓度的n型埋层向低浓度的n型外延层的扩散。

2埋层的下反扩散-在工艺制造过程中的各高温条件下，在浓度梯度的作用下，高浓度的n型埋层向低浓度的p型衬底的扩散。

3典型集成电阻的三层二结结构-指p型扩散电阻区-n型外延层-p型衬底三层，以及三层之间的两个pn结这样的工艺结构。

4典型集成晶体管的四层三结结构--指npn管的高浓度n型扩散发射区-npn管的p型扩散基区-n型外延层（npn管的集电区）-p型衬底四层，以及四层之间的三个pn结这样的工艺结构。

5有源寄生-存在寄生晶体管的现象，可为寄生pnp管（衬底参与构成的pnp管），也可为寄生npn管（多发射极输入晶体管各发射区与基区构成的npn管）。

6无源寄生-存在寄生元件的现象，可为寄生电容，也可为寄生电阻。

基本要求：

了解集成电路制造中的特有工艺结构隔离岛和隔离墙的形成，知道隔离结构的存在会使集成元器件制造时带来寄生效应，而寄生效应分为产生有源寄生器件和产生无源寄生元件两种情况。

当工艺条件或电性条件满足时，有源寄生可以转变为无源寄生。

在三种隔离结构中，集成元器件的制造所引入的寄生效应种类不同，且强弱不同的分析，知道三种隔离结构寄生特点的区别。

掌握在集成电路制造和使用中，如何去除集成元器件结构带入的有源寄生效应，使有源寄生变为无源寄生。

了解集成电阻和集成npn管在集成电路中的电性等效结构和工艺剖面结构，进而了解由它们构成集成倒相器时，各自的寄生是如何影响倒相器的电性能的，知道如何去除集成倒相器制造中产生的有源寄生。

§1.3多结晶体管的埃伯斯-莫尔模型2学时

内容：

1理想二极管的模型

1.1pn结二极管的V-I特性

1.2pn结二极管的V-I特性分析

1.3典型硅pn结二极管的V-I特性

1.4理想pn结模型

2双结晶体管的E-M模型

2.1双结晶体管的结构及电流定义

2.2注入型E-M模型

2.3其它模型

3四层三结结构npn管的E-M模型

3.1集成电路中npn管的四层三结结构及分析

3.2四层三结结构中的电流分析

3.3四层三结结构的E-M模型

4掺金电路中晶体管的瞬态模型

4.1四层三结结构的瞬态模型

4.2掺金电路的瞬态摸型

课程重点：

本节开始介绍了简单的硅二极管的伏安特性，从硅二极管的电流电压关系公式，分析了它的正向特性和反向特性，由正向特性分析中可知，此时电流的大小除了与结上的正向电压有关外还与结两侧搀杂浓度有关，从公式分析中表明，应与搀杂浓度小的一侧杂质浓度有关，从硅二极管的伏安特性曲线进而讨论了它的理想情况，引出了理想pn结模型。

由单结模型扩展到双结晶体管E-M模型,从两种结构进行了分析，一种是当基区足够宽时，表现为两个互不干扰的pn结二极管结构，这时可用单结模型分析两结各自的伏安特性；另一种是当基区足够薄时，这时必须考虑两结的互作用，伏安特性分析可知，两结的结电流中除了各自的注入电流外还与相邻结注入电流被本结吸收的部分有关系，双结晶体管E-M模型是以后一种情况为依据建立的。

进而又扩展到集成电路中的实际晶体管的四层三结结构的E-M模型，电路分析可知，一是多了一个pn结，二是认为npn管基区足够薄同时寄生pnp管基区（n型外延层）也足够薄，这样各结均要考虑相邻结的互作用，据此建立了四层三结结构晶体管的E-M模型。

其中，重点是四层三结结构的E-M模型。

在该模型中清晰的看到，由于寄生pn结的引入产生了寄生晶体管，而该寄生晶体管可影响集成电路的电性能，包括影响直流特性和瞬态特性。

因为不希望寄生影响集成电路的直流特性，则根据上节的结论讨论了如何消除这种有源寄生的影响，建立了掺金电路的瞬态模型，该电路模型采取了如下措施：

npn管集电区掺金；npn管集电区设置高浓度n型埋层；p型衬底的电极S极接电路最低电位，因此，该电路模型消除了有源寄生，去除了部分无源寄生。

课程难点：

集成电路中晶体管的四层三结结构的直流E-M模型和瞬态

E-M模型的建立，该二模型的电流和电压分析，在该二模型中，有源寄生是如何影响集成电路直流特性和瞬态特性的分析。

在应用其直流特性时，怎样可消除有源寄生的影响；而采用掺金工艺又如何可以简化瞬态模型。

基本概念：

1αR-晶体管反向运用时共基极短路电流增益。

2αF-晶体管正向运用时共基极短路电流增益。

3注入型E-M模型-电路的端电流是以结的注入电流表述的。

4传输型E-M模型-电路的端电流是以晶体管的少数载流子正向传输电流及晶体管的少数载流子反向传输电流表述的。

5结电流-在E-M模型中流过结的电流，其大小与结电压有关，有方向性。

6端电流-在E-M模型中的外端口流过的电流，是相关结电流的综合，也具有方向性。

基本要求：

了解单结和双结结构的E-M模型，进而了解四层三结结构的E-M模型，清楚注入型E-M模型与其它类模型定义和本质上的区别。

熟悉四层三结结构的直流E-M模型以及如何消除该模型中有源寄生的方法；了解四层三结结构的瞬态E-M模型，知道模型中影响瞬态特性的因素和集成电路制造中可能引入的影响瞬态特性的因素。

熟悉直流模型V-I特性的电流和电压分析，熟知电流电压公式；熟知各种结构的E-M方程。

§1.4集成电路中晶体管有源寄生效应1学时

内容：

1npn管工作于反向有源区

1.1npn管及寄生pnp管的工作状态

1.2工作状态分析

1.3寄生pnp管对npn管电性影响的结论

1.4采用工艺措施减小寄生pnp管的影响

2npn管工作于饱和区

2.1npn管及寄生pnp管的工作状态

2.2工作状态分析

2.3集成电路中npn管的饱和分析

课程重点：

当npn管集电结正向偏置时，寄生pnp管正向有源放大，则寄生pnp管将影响npn管的电性能，进而影响集成电路的电性能。

本节重点介绍了npn管集电结可能正向偏置的两种情况，即npn管处于反向工作状态或饱和工作状态。

在上述两种状态下，寄生pnp管正向放大，为有源寄生。

因此，着重讨论了工作于上述两种工作状态下的npn管的电性能受到的有源寄生的所有影响。

当npn管处于反向有源工作状态时，通过电路分析和E-M方程分析可知：

此时寄生pnp管正向有源放大，使得npn管中一部分“发射极”电流经过寄生pnp管集电结流失，这是npn管处于反向有源工作状态时寄生pnp管对npn管性能进而对集成电路性能造成的影响。

当npn管处于饱和工作状态时，通过电路分析和E-M方程分析可知：

此时寄生pnp管正向有源放大，使得npn晶体管的饱和压降VCES下降，这是npn管处于饱和工作状态时寄生pnp管对npn管性能进而对集成电路性能造成的影响。

课程难点：

在双极型集成电路应用时，集成电路中npn管的工作状态对有源寄生的影响很大。

当npn管工作于正向放大态或截止态时，使得寄生pnp管的发射结（npn管的集电结）反向偏置，而电路应用时其集电结（衬底结）必然反偏，这使寄生管失去电性放大作用而体现为无源寄生；当npn管反向有源或饱和工作时，寄生pnp管的发射结（npn管的集电结）正向偏置，而其集电结必然反偏，寄生pnp管为正向有源放大，它将参与npn管的电性工作。

则判定npn管的工作状态是重要的。

对综合分析带有有源寄生管的npn管电性能，进而分析集成电路的电性能也是重要的。

基本要求：

了解集成电路中寄生pnp管与电路中npn管有何关系，会分析为何npn管处于反向有源或饱和工作状态时会使寄生pnp管正向有源放大导通，会对npn管电性能进而对集成电路电性能带来影响。

了解上述两种状态下npn管的受寄生管影响的模型及其E-M方程；清楚在npn管处于反向有源或饱和工作状态时，寄生pnp管会对npn管电性能进而对集成电路电性能带来怎样的影响；知道如何去除和减轻上述两状态下的寄生pnp管的有源寄生影响。

了解集成电路中npn管饱和工作特性，知道其饱和程度的界定，并了解集成电路中晶体管与分离晶体管饱和时的不同。

§1.5集成电路中的寄生电容1学时

内容：

1各种pn结工作状态下结电容的求取

1.1固定反偏电压下pn结电容CJ（V）（结电压V小于零，且固定）

1.2正偏电压下pn结电容CJ（结电压V大于零，固定或变化）

1.3零偏电压下pn结电容CJ0（结电压V等于零）

1.4变化反偏电压下pn结电容CJ（V）（结电压V小于零，且变化）

2计算举例

2.1求取结电容步骤

2.2说明

2.3举例：

简易TTL与非门中晶体管的各结电容计算

课程重点：

集成电路中的无源寄生将影响集成电路的瞬态特性，而无源寄生元件主要是寄生结电容。

pn结电容的大小与结的结构和所处的状态有关，即与pn结上所加的偏压有关；与pn结的面积有关；且与pn结面是侧面还是底面有关。

因此，在考虑计算寄生结电容时，必须和pn结的实际结构结合起来，还必须和pn结在某个瞬态过程中实际电性状态变化结合起来。

课程难点：

分清各种偏压下的pn结的状态，应用合适的pn结电容公式。

其中，分析和判定在某一电性过程中pn结上所处的偏压状态是重要的，特别是结处于变化反偏状态时，且pn结两侧电压均变化的情况尤要注意；另外，在pn结的面积计算时，注意其侧面积为四分之一圆柱面积，这是由于扩散形成电性区时存在横向扩散所致。

基本要求：

掌握各种偏压下的pn结电容求取公式，能够分析在某个电性过程中，pn结上的偏压状态如何，是固定的还是变化的，是零偏、正偏、反偏还是三种状态都发生了。

熟悉结电容的求取方法，能熟练的应用结电容求取公式求得各种偏压下的pn结电容。

第一章：

集成电路的寄生效应（含序言）作业

补充思考题5题+课本习题5题

第二章：

TTL集成电路（12学时）

§2.1双极门电路的发展1学时

内容：

1基本逻辑门电路

1.1完成逻辑和的电路-或门

1.2完成逻辑乘的电路-与门

1.3完成逻辑否定的电路-非门

1.4复合门

2双极门电路的发展

2.1DCTL电路（直接耦合晶体管逻辑电路）

2.2RTL和RCTL电路（电阻晶体管和阻容晶体管逻辑电路）

2.3DTL电路（二极管-晶体管逻辑电路）

2.4TTL电路（晶体管-晶体管逻辑电路）

课程重点：

本节介绍了构成逻辑集成电路的各种基本门电路，介绍了双极门电路的发展，从早期逻辑门直到当今广泛应用的TTL逻辑门电路，其中，DTL逻辑电路和TTL逻辑电路是课程重点。

尤其要注意，DTL逻辑电路和TTL逻辑电路性能上的区别，以及TTL逻辑电路性能参数上的优越性。

课程难点：

逻辑集成电路发展过程中每一次电路改进的原因，以及通过电路元器件的变化而使电路参数改进的实际分析。

基本概念：

1或门-完成逻辑和的电路门。

指对有若干输入端的门电路，其具有当输入均为“0”时，输出为“0”；当输入端中至少有一个为“1”时，输出即为“1”的逻辑功能。

2与门-完成逻辑乘的电路门。

指对有若干输入端的门电路，其具有当输入均为“1”时，输出为“1”；当输入端中至少有一个为“0”时，输出即为“0”的逻辑功能。

3非门-完成逻辑否定的电路门。

指对有一个输入端的门电路，其具有当输入为“1”时，输出为“0”；当输入为“0”时，输出为“1”的逻辑功能。

4DCTL电路-直接偶合晶体管逻辑电路。

Direct-CoupledTransistorsLogic（Circuit）.

5RTL电路-电阻晶体管逻辑电路。

Resistances-TransistorsLogic（Circuit）.

6RCTL电路-阻容晶体管逻辑电路。

Resistances-Capacitances-TransistorsLogic（Circuit）.

7DTL电路-二极管-晶体管逻辑电路。

Diodes-TransistorsLogic（Circuit）.

8TTL电路-晶体管-晶体管逻辑电路。

Transistors-TransistorsLogic（Circuit）.

基本要求：

了解逻辑电路基本门的构成，了解双极门电路的发展过程，以及双极门电路每一次电路结构的变化使电路性能得到的改善。

知道DTL电路和TTL电路完成的功能，它们各自的电性能及它们之间性能的不同。

清楚TTL逻辑电路从电性能上比DTL逻辑电路以及所述早期逻辑门电路有哪些优越性，这些优越性与电路结构的改变有什么直接关系。

§2.2简易TTL与非门4学时

内容：

1简易TTL与非门电路结构及工作原理

1.1电路结构

1.2工作原理

1.2.1电路关态分析

1.2.2电路开态分析

2电路的电压传输特性-电路E-M模型

2.1输入全部短接时电路特点及电流分析

2.2列电压传输方程（2-1）——（2-6）式

2.3电压传输曲线及分析

3简易TTL与非门电路主要参数

3.1电路静态参数

3.1.1与抗干扰能力有关的参数

3.1.2与带负载能力有关的参数

3.1.3与静态功耗有关的参数

3.2电路瞬态参数

3.2.1电路瞬态等效电路及特性

3.2.2引入的瞬态参数（定义、分析、计算）

4简易TTL与非门的改进

4.1简易TTL与非门存在的问题

4.2四管