集成数字式闹钟设计报.docx

集成数字式闹钟设计报.docx

《集成数字式闹钟设计报.docx》由会员分享，可在线阅读，更多相关《集成数字式闹钟设计报.docx（21页珍藏版）》请在冰豆网上搜索。

集成数字式闹钟设计报

集成数字式闹钟设计报告

一、设计目的

1.进一步熟悉和掌握数字电路的设计方法和步骤

2.进一步将理论和实践相结合

3.熟悉和掌握仿真软件的应用

二、设计任务和要求

（1）时钟功能：

具有24小时或12小时的计时方式，显示时、分、秒。

（2）具有快速校准时、分、秒的功能。

（3）能设定起闹时间，响闹时间为一分钟，超过一分钟自动停;具有人工止闹功能；止闹后不再重新操作，将不再起闹。

（4）计时准确度：

每天计时误差不超过10秒。

（5）供电方式：

220v，50hz交流供电，当交流中断时，自动接上部备用电源供电，不影响计时功能。

三、设计要求

1．完成全电路的理论设计

2.参数的计算和有关器件的选择

3.对电路仿真

4.撰写设计报告一份：

A3图纸至少一，报告要求写明以下要求：

（1）总体方案的选择

（2）各个单元的选择和设计

（3）仿真过程的实现

第一章：

设计方案的选择………………………………（3）

1.数字闹钟的设计思想…………………………（3）

2.数字闹钟组成框图及工作过程………………（3）

第二章：

电路的计算与分析……………………………（6）

1.直流稳压电源的设计…………………………（6）

2.秒脉冲发生器的设计…………………………（7）

3.时、分、秒计数器的设计……………………（10）

4.校时电路的设计………………………………（16）

5.闹时电路的设计………………………………（17）

6.数码显示电路的设计…………………………（20）

第三章：

仿真过程及结果分析…………………………（21）

1.仿真软件的简介………………………………（21）

2.仿真分析………………………………………（21）

第四章：

总结与心得……………………………………（26）

第五章：

附录……………………………………………（28）

1.元器件明细表…………………………………（28）

2.总电路原理图…………………………………（30）

第六章：

参考文献…………………………………………（31）

第一章：

设计方案的选择

1.1数字闹钟的设计思想

要想构成数字闹钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号，而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使得高频脉冲信号转变为适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ），经过分频器输出的秒脉冲作为计数器的输入。

由于计时的规律是：

60秒=1分，60分=1小时，60小时=1天，这就需要对计数器分别设计为60进制，60进制，12进制或24进制（本方案我选用24进制）的，按时、分、秒的顺序将数字显示出来。

值得注意的是，任何计时装置都有误差，因此应考虑校准时间电路，校准电路一般采用自动校准快速调整和手动调整，“自动调整”可利用开关闭合与断开，使显示时间随计时脉冲自动调整时间。

手动调整可利用手动节拍调整显示时间，基于本次实验我采用了自动调整。

数字闹钟要求有定时响闹的功能，故需要提供设定闹时电路，并且有人工止闹功能，止闹后不再重复操作，将不再发生起闹功能。

1.2数字闹钟组成框图及工作过程

数字闹钟的组成框图如图1.1所示：

分别由整流电路，数码显示电路,计时器，校时电路，分频器及振荡器构成的秒脉冲发生器组成。

图1.1数字闹钟组成框图

它的工作过程：

本设计开关用的较多，主要有校时设置开关六个，手动止闹开关一个，闹时设置开关十六个。

开关A--时十位校准开关，开关B--时个位校准开关，开关C--分十位校准开关，开关D--分个位校准开关，开关E--秒十位校准开关，开关F—秒个位校准开关，同时也是控制电路正常工作开关，N—人工止闹开关。

启动前A、B、C、D、E都断开，F合上。

启动后进行校准，先校准小时：

开关A后合上，每一秒钟显示器的数字改变一次，当显示需要校准的数字时断开开关A，再将开关B合上，同样当计时器显示了正确的时间时，断开开关B，这样时校准完成。

分校准，秒校准用同样的方法进行校准。

这样电路就有了正常的计时功能。

接下来介绍闹钟功能，第一步：

将开关N合上，以使蜂鸣器接入电路中，第二步：

设置闹铃时间。

闹钟电路中有四组（每组有四个）开关，分别为A1、B1、C1、D1组，分别对应时的十位、分位和分的十位和分位，每组开关自上而下对应一组四位二进制数，只要将开关向上（向上为高电平）或向下（向下为低电平）拨到合适的位置，就能得到不同的二进制数，对应一位十进制数，这样就能设置不同的闹铃时刻，第三步：

断开开关N就能达到人工止闹的效果。

第二章：

电路的设计计算与分析

2.1整流电路的设计

在电力电子中，整流电路主要由变压器、桥式整流电路、滤波电路、稳压电路组成，根据整流电路的主要组成，我选用初、次级线圈之比为1:

0.04的变压器TRAN-2P2S,桥式整流集成电路BR1,电容C1、C2构成滤波电路以及集成稳压芯片7805组成，电路图如图2-1：

图2-1整流稳压电路

2.2秒脉冲发生器的设计

秒脉冲发生器由振荡器和分频器构成。

振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟的计时的准确程度。

（1）振荡器的选择方案

方案一：

采用555定时器与电阻和电容构成多谐振荡器

方案二：

采用石英晶体振荡器

由于555定时器构成的多谐振荡器频率不稳定，因此本设计选用方案二：

石英晶体振荡器（晶振频率f=32768hz）。

（2）分频器的设计

分频器的功能主要有两个：

一是产生标准秒脉冲信号

二是提供功能扩展电路所需要的信号

能构成分频器的芯片有很多如3片中规模集成电路计数器74LS90,74LS161以及14位二进制计数器，如CD4020、CD4060、MC14020、MC14060、74HC4020、74HC4060。

本设计选用CD4060芯片及D触发器构成15分频电路，其中D触发器用来进行二分频，秒脉冲电路如图2-2：

图2-2CD4060秒脉冲发生器

CD4060芯片功能简介：

CD4060由一振荡器和14级二进制串行计数器组成，所有计数器均为主从触发器。

CD4060管教图：

图2-3CD4060管脚图

CD4060各管脚功能：

管脚号

1

2

3

4

5

6

7

功能

12分频输出

13分频输出

14分频输出

6分频输出

5分频输出

7分频输出

4分频输出

管脚号

8

9

10

11

12

13

14

功能

Vss接地

信号正向输出

信号反向输出

信号输入

复位信号输入

9分频输出

8分频输出

管脚号

15

16

功能

10分频输出

Vdd电源

D触发器管脚图：

图2-4D触发器管教图

D触发器真值表:

输入端D

Qn

Qn+1

说明

0

0

0

Qn+1=0

0

1

0

1

0

1

Qn+1=1

1

1

1

D触发器管脚功能图：

管脚号

对应端

功能说明

1

R

置0端（低电平有效）

2

D

输入端

3

CLK

脉冲输入端

4

S

置1端

5

Q

输出端

2.3时、分、秒计数器的设计

秒信号经过秒计数器、分计数器、时计数器之后，分别传到显示电路，以便实现数字显示时、分、秒的要求。

“秒”和“分”计数器应为六十进制，“时”计时器应为二十四或十二进制，本设计选择二十四进制。

要实现这一要求，计数电路一般采用10进制计数器如74LS190、74HC290、74HC390,74LS160等来实现计数单元的计数功能。

本次设计选择74LS160计数器。

计数器74LS160管脚图：

图2-574LS160管教图

74160计数器各管脚功能：

管脚3、4、5、6分别对应D0、D1、D2、D3为输入端，14、13、12、11分别对应Q0、Q1、Q2、Q3为输出端，9对应LOAD端，为同步置数端，2对应CLK端，为信号输入端,1对应MR端，为异步清零端，7、10管脚对应ENP、ENT为控制端,当7、10管脚接高电平芯片进入工作状态，接低电平不工作。

2.3.1

a．六十进制计数器

六十进制计数器有两片中规模十进制计数器74LS160构成，利用异步清零端MR将一片十进制计数器74LS160构成六进制，再与另一片十进制计数器74LS160连成六十进制，各个原理图如下图所示：

六进制计数器：

图2-6由74LS160构成六进制计数器原理图

六十进制计数器：

图2-7由76LS160构成六十进制原理图

b.二十四进制计数器

二十四进制计数器同样用两片中规模集成计数器74LS160构成，不过与构成六十进制的思路有些许不同，我是先将两片74LS160构成一百进制计数器，，再通过异步置零端，在100进制的基础上构成二十四进制计数器。

图2-8一百进制原理图，图2-9为二十四进制原理图如下：

一百进制计数器：

图2-8由74LS160构成的一百进制计数器

二十四进制计数器：

图2-9有74LS160构成的二十四进制计数器

2.4校时电路的设计

在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。

校时电路的要求

a．在小时校正时不影响分和秒的正常计数

b．在分校正时不影响秒和时的正常计数

校时方式：

c．快校：

通过开关控制，使计数器对1HZ的校时脉冲计数

d．慢校：

用手动产生单脉冲做校时脉冲

本设计使用快校方式。

图2-10为分校准电路原理图：

图2-10分校准电路

原理图说明：

开关C、D分别一端接计数器的控制端ENP和ENT端，另一端经过一电阻接到一直流电源上，当开关合上，控制端为为高电平，处于有效状态，在计数脉冲的作用下，可对分十位和分个位单独计数，当记到正确的时刻时再断开开关，这样电路就完成了校正功能。

时和秒校正电路与时校正电路原理一样。

2.5闹时电路的设计

闹时电路设计我选用了四组开关和四片数值比较器74S85，两组开关和两片数值比较器用来设定小时闹铃时刻，另两组开关和两片数值比较器时用来设定分钟闹铃时刻的。

数值比较器74S85管脚图：

图2-1174S85管脚图

数值比较器74S85功能表：

图2-1274S85功能表

闹钟电路原理图：

图2-13闹钟电路原理图

功能简介：

通过四组开关分别调整闹钟时间，如将第一组开关自上而下的第三个开关向上拨，接到高电平端，其余三个开关向下拨，接地（即低电平），则对应数值2，将第二组，第三组，第四组开关同样操作，则对应的了22点22分，当各个计数器输出值分别都为2时，四片计数器的QA=B都输出高电平，经过一个与非门和一个非门，接到三级管上，使三极管基级导通，进而集电极导通，继而驱动蜂鸣器发声。

当响铃一分钟后，蜂鸣器停止鸣叫。

人工止闹的实现：

使用一个开关N，该开关在三极管的基级端，使用闹钟功能时，将开关N闭合;停止闹钟功能时，将开关断开，这就实现了“止闹后不再重新操作，将不再发生起闹”的功能

2.6数码显示电路：

数码显示电路器件的选用应注意译码器和显示器件的相互配合。

一是驱动电路要足够大，二是逻辑电平要匹配。

为了节约空间及降低复杂度，本设计我选用了一个集成显示器7SEG_BCD，高显示器有四个管脚，可以直接提供BCD码的译码和显示。

图2-14数码显示器7SEG_BCD

第三章:

仿真过程及结果分析

3.1仿真软件的简介：

Proteus是世界上著名的EDA工具（仿真软件），从原理图布图、代码调试到单片机与外围电路协同仿真，一键切换到PCB设计，真正实现了从概念到产品的完整设计。

是目前世界上唯一将电路仿真软件、PCB设计软件和虚拟模型仿真软件三合一的设计平台，其处理器模型支持8051、HC11、PIC10/12/16/18/24/30/DsPIC33、AVR、ARM、8086和MSP430等，2010年又增加了Cortex和DSP系列处理器，并持续增加其他系列处理器模型。

在编译方面，它也支持IAR、Keil和MPLAB等多种编译器。

proteus是英国Labcenter公司开发的电路分析与仿真软件。

该软件的特点是：

①集原理图设计、仿真和PCB设计于一体，真正实现从概念到产品的完整电子设计工具，②具有模拟电路、数字电路、单片机应用系统、嵌入式系统（不高于ARM7）设计与仿真功能，③具有全速、单步、设置断点等多种形式的调试功能，④具有各种信号源和电路分析所需的虚拟仪表，⑤支持Keil C51 uVision2、MPLAB等第三方的软件编译和调试环境，⑥具有强大的原理图到PCB板设计功能，可以输出多种格式的电路设计报表。

拥有PROTEUS电子设计工具，就相当于拥有了一个电子设计和分析平台

3.2仿真分析

a．仿真时遇到的问题

由于思维的局限性及理论知识在实际运用上存在一些相对误差，这就导致了仿真过程中种种错误的出现，我在设计过程中主要遇到以下问题：

（1）连线问题：

由于制图空间有限及排版不规而出现不

规则的连线方式，例如出现斜线现象，如下图3-1：

图3.1连线错误示例图

（2）分时进位方面问题：

由于思维的局限性，最初只考虑到了秒计数器满六十向分计数器进一，分计数器满六十进向时计数器进一，而忽略了秒计数器对时计数器在进位方面的影响，这就导致了分计数器对应的显示器显示59数值，秒计数器对应的显示器显示00数值时，下一个秒脉冲到来后，直接向时计数器进一，而正确的应该是分显示器显示59数值，秒显示器显示59数值时，下一个秒脉冲到来后才向时计数器进一。

而且除此之外还有一个大弊端，那就是在分显示器显示59数值整个一分钟过程中，由于时计数器ENP、ENT一直为高电平，处于有效状态，随着秒脉冲不断计数。

错误连线图如图3-2

仿真错误图：

图3-2进位连线错误示例图

（3）蜂鸣器驱动电压过大问题:

由于proteus软件中蜂鸣器驱动电压默认12V，而电路提供的直流电压为5V左右，因此无法驱动蜂鸣器使其鸣响。

b.仿真问题的解决方案

（1）连线问题的解决：

斜线的出现主要是由于刚开始排版时，器件排列过于紧密，因而在器件之间没有留下布线的空间，因此我把各个器件进行合适重新排版，这样问题也就解决了。

（2）进位问题的解决：

既然要满足分显示器和秒显示器同时为59，下一个秒脉冲到来时，时显示器才能加一位，因此将分计数器的对应十位计数器的Q2、Q1端，对应个位计数器的Q3、Q1引出四条线接到一个四端口的与非门，将秒计数器做同样的操作，再将两个与非门的输出端接到两端口的与非门，再将该与非门的输出端接到时计数器的ENT、ENP（即控制端），这样就完成了向时计数器的完美进位了。

原理图如图3-3：

图3-3进位问题解决方案原理图

（3）蜂鸣器驱动电压过大解决方案：

双击蜂鸣器修改蜂鸣器的驱动电压为1V就可以了

第四章：

总结与心得

我们学习了数字电路和模拟电子电路，对电子技术有了一些初步的了解，但那毕竟都是一些纯理论的知识，通过这次数字闹钟的课程设计，我们才把学到的知识与部分实践相结合，从中对我们所学的知识有了更进一步的理解

数电课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程.回顾起此次课程设计，至今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在短短的两个星期的日子里，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。

通过这次数电课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，从而提高自己的实际动手能力和独立思考的能力。

在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做数电课程设计，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。

这次数电课程设计终于顺利完成了，在设计中遇到了很多问题，最后在老师的辛勤指导下，终于游逆而解。

总体来说,这次实习我受益匪浅.在摸索该如何设计电路使之实现所需功能的过程中,特别有趣,培养了我的设计思维,增加了实际操作能力.在让我体会到了设计的艰辛的同时,更让我体会到成功的喜悦和快乐.这次数电课程设计,虽然短暂但是让我得到多方面的提高：

1.提高了我们的逻辑思维能力，使我们在逻辑电路的分析与设计上有了很大的进步。

加深了我们对组合逻辑电路与时序逻辑电路的认识，进一步增进了对一些常见逻辑器件的了解。

另外，我们还更加充分的认识到，数字电路这门课程在科学发展中的至关重要性

2，查阅参考书的独立思考的能力以及培养非常重要，我们在设计电路时，遇到很多不理解的东西，有的我们通过查阅参考书弄明白，有的通过网络查到，但由于时间和资料有限我们更多的还是独立思考。

3，相互讨论共同研究也是很重要的，经常出现一些问题，比如电路设计中的分频器的设计，开始并不理解分频器的原理，但是和其他的专业同学讨论后，理解了分频器的基本原理后，很快的设计了电路原理图

第五章附录

（1）元器件明细表：

元器件名称

符号

主要参数

数量（个）

备注

电阻

R1\R3\R5\R6

1欧姆

1\1\1\1

无

R2\R4

8欧姆

1\1

R7

10M

1

与非门

74LS13

无

1

三端口输入

与非门

74LS00

无

3

二端口输入

与非门

74LS13

无

1

四端口输入

与门

74LS08

无

3

两端口输入

与门

74LS21

无

2

四端口输入

非门

74LS14

无

1

无

数值比较器

74S85

无

4

四位数值比较器

计数器

74LS160

无

6

十进制计数器

蜂鸣器

BUZZER

驱动电压1V

1

无

晶振

CRYSTAL

F=32.768

1

无

三极管

NPN

无

1

无

单刀单掷开关

SW-SPDT

无

7

无

单刀双掷开关

SW-SPST

无

16

无

数码显示器

7SEG-BCD

无

6

无

电容

C1\C2\C3

10uf\480uf\220uf

1\1\1

无

整流桥

BR1

无

1

无

变压器

TRAN-2P2S

无

1

线圈比值为25

（2）总电路原理图：

七．参考文献

1.阎石数字电子技术基础第五版高等教育2006

2.武玉升，高婷婷电子技术—设计与制作中国电力2012

3.筱康，钦湘电子技能与实训 北京理工大学2009