Fab职位讲解.docx

Fab职位讲解.docx

《Fab职位讲解.docx》由会员分享，可在线阅读，更多相关《Fab职位讲解.docx（29页珍藏版）》请在冰豆网上搜索。

Fab职位讲解

客户工程师（CE）　　

理工科的毕业生选择范围比较广：

计算机、信息类的毕业生可以选择作IT，在Fab厂能够学到一流的CIM技术，

工程类的毕业生做设备（EE）的居多，一般而言，做设备不是长久之计。

可以选择做几年设备之后转制程，或者去做厂商（vendor），钱会比较多。

当然，也有少数人一直做设备也发展得不错。

比较不建议去做厂务。

　　材料、物理类的毕业生做制程（PE）的比较多，如果遇到老板不错的话，制程倒是可以常做的，挺两年，下面有了小弟小妹就不用常常进Fab了。

如果做的不爽，可以转PIE或者TD，或者厂商也可以，这个钱也比较多。

电子类的毕业生选择做制程整合，也就是Integration（PIE）得比较多，这个是在Fab里主导的部门，但如果一开始没有经验的话，容易被PE忽悠。

所以如果没有经验就去做PIE的话，一定要跟着一个有经验的PIE，不要管他是不是学历比你低。

所有硕士或者以上的毕业生，尽量申请TD的职位，TD的职位比较少做杂七杂八的事情。

但是在工作中需要发挥主动性，不然会学不到东西，也容易被PIE之类的人骂。

将来有兴趣去做封装、测试的人可以选择去做产品工程师（PDE）。

有兴趣向Design转型的人可以选择去做PIE或者PDE。

　　喜欢和客户打交道的人可以选择去做客户工程师CE，这个位置要和PIE搞好关系，他们的Support是关键。

有虐待别人倾向，喜欢看着他人无助神情的人可以考虑去做QE。

QE的弟兄把PIE/PE/EE/TD/PDE之类的放挺简直太容易了。

下面分部门简单介绍一下Fab的工种

Fab中PIE要略微比PE和EE好一些，相对进fab的机会要少。

　　PIE主要的工作有很多，但总而言之是和产品密切相关的。

SMIC上海厂有DRAM和Logic两种截然不同的产品，相应的PIE职责也有区别。

　　MemoryPIE（基本都在一厂）通常是分段管理，一般是有人负责Isolation（FOX/STI），有人负责Capacitance，有人负责Transistor，有人负责后段Interconnect。

总体分工比较明确，少数资深的工程师会负责全段的制程。

Memory的产品通常种类较少，总量较大，比较少有新的产品。

SMIC的Memory有堆栈型和沟槽型两大类，都在一厂有量产。

　　LogicPIE（两个厂都有）才是真正意义上的FabPIE，一般来讲Fab要赚钱，Logic的产品一定要起来。

LogicPIE通常会分不同的Technology来管理产品，比如0.35umLG/MM/HS；0.18umLG/MM/HS/SR；0.13umLG/SR等等。

Logic的产品种类非常多，但每颗的总量一般不会太大，如果能够有1000pcs/月的量，那已经是比较大的客户了。

——如果遇到这样的新客户，大家可以去买他的股票，一定可以赚钱。

　　LogicPIE的主要工作通常有Maintain和NTO两大类，前者针对量产的大量产品的良率提高，缺陷分析等。

后者主要是新产品的开发和量产。

具体的工作么，拿NTO来讲，有Setupprocessflow,pirun,faboutreport,defectreduction,yieldanalysis,customermeeting,......等等。

　　相比较而言，进fab倒不是最主要的，分析数据和写报告的工作为主。

通常讲Fab的工作环境比较恶劣，那就是指Module和MFG。

因为PIE可以比较少进Fab，所以PIE虽然也会比较忙，但是接触到辐射、化学药品的机会要少很多。

　　一般本科毕业生如果去MFG的话会做线上的Super，带领Leader和一群小妹干活。

除非你从此不想和技术打交道，否则不要去MFG。

只有想将来做管理的人或者还会有些兴趣，因为各个不同区域的MFG都是可以互换的，甚至不同产业的制造管理都是一样的。

Fab的MFGSupper在封装、测试厂，在TFT/LCD厂，在所有的生产制造型企业都可以找到相关合适的位置。

和人打交道，这是管理的核心，而在MFG，最重要的就是和人打交道。

你会和EE吵架，和PE吵架，和PIE吵架，被Q的人闻讯，可以修理TD的弟兄，不过比较会惹不起PC（ProductionControl）。

喜欢吵架的弟兄可能会乐此不疲，因为MFG和别人吵架基本不会吃亏。

　　在Fab里有三个“第一”：

安全第一，客户第一，MFG第一。

所以只要和安全以及客户没有关系，MFG就是最大的，基本可以横着走。

PIE能够和MFG抗争的唯一优势，也就是他们可以拿客户来压MFG。

MFG在奖金等方面说话的声音比较大，一般而言，奖金优先发放给MFG，因为他们最辛苦。

MFG的Super需要倒班，做二休二，12小时12小时的轮，在休息的时候还会被拖过来学习、写报告什么的，所以平均下来一周工作的时间至少在50小时以上。

上白班的还好，但是上晚班的生物钟会被弄的比较乱。

MFG做常日的Super会好一些。

不建议硕士以及以上学历的弟兄去MFG。

Module的工程师主要分成两大类：

制程（工艺）和设备。

也就是所谓PE和EE。

基本上无论哪个Module都会有这样的两类工程师。

　　设备工程师主要负责的是机台的状况，他们要保持机台始终处于比较良好的Status，从而提高机台的利用率。

TSMC在最忙的时候曾经把机台的利用率提到到了110%以上，这样就需要缩短机台设计的PM时间，缩短机台的Monitor时间，减小Down机的几率。

这样设备工程师的压力就很大。

设备工程师的OnCall通常就是来自于此。

如果大家都是混得比较资深的EE，那由于晚上都有设备值班，小问题都能够被处理掉，而大问题也没法处理，可以第二天白天来做。

但如果是一群没有足够经验的EE，那么每个人都只能专精几种机台，结果就是遇到不熟悉的机台出问题，就只好Call人了。

　　EE在Fab中待的时间要比PE长，有很多routine的工作，比如PM。

EE的问题相对简单，妈的，机台出问题了我就修呗，修不好我就CallVendor呗。

你制造部不爽那你自己来修。

　　EE有很多机会接触有毒的气体、辐射和化学药品，也容易遭受侵害。

Fab里很多耸人听闻传说中的主人公都是EE。

记住一条Fab的铁律，任何不明身份的液体都可以默认为是HF溶液，千万不要去胡乱摸。

此外特别的区域会有特别的注意事项，各自要注意。

　　EE主要和PE以及厂务（FAC）的弟兄打交道。

不太会直接面对PIE这种Module比较讨厌的人物，也和TD的弟兄没有什么大的过节。

由于是机台的使用者，Vendor会常常来和EE搞好关系，如果公司许可，可以有很多的饭局。

酒量要锻炼。

　　EE的工作很累，但并不很复杂，如果加入了一个不错的集体，也可以过的很快活。

硕士以及以上学历的弟兄一般不会有机会加入EE的行列，工科的本科/大专毕业生可以绰绰有余的胜任EE的工作。

EE做久了如果没有什么兴趣可以想办法转去做PE，如果想赚钱，做Vendor也不错。

制程工程师，也就是工艺工程师，也就是PE。

他们主要负责Fab中各类工艺参数和程式的设定。

一个稳定的Fab必然需要大量资深的PE在。

PE的工作状况和EE不同，他们将面对多个部门的压力，MFG和PIE是“压迫”PE最多的两伙人。

而Q的弟兄也会让PE非常痛苦，时常窜出来搞乱的TD工程师常常会把PE搞得抓狂。

然后在PE和EE之间存在大量的灰色地带，这个事情究竟谁做？

双方吵架的机会也是大把大把。

PE和Vendor打交道的机会也比较多，无论是机台的Vendor还是Material的Vendor。

熟悉之后，跳槽出去做Vendor的PE也不少。

通常而言，EE去做Vendor还是修机器，而PE常常会摇身一变成了Sales。

许多出去买Material的PE现在富的流油（因为有提成），尤其以卖CMP研磨液的弟兄为最好，卖靶材和光阻的就差了不少。

　　PE也是需要在Fab里面常常待的，要tuning出好的程式也需要付出很大的代价。

以Diff为例子，每个run都要以小时计算，无论是uniformity、Defect、Quality都需要被考量，而且最后还要得到PIE电性数据的Support。

　　Fab里面出什么问题，MFG无法界定的时候，第一个通知的就是值班PE。

　　每当一个新的制程在开发的时候，无论是PIE主导还是TD主导，PE都累得像条狗一样，操劳过度，而且还要陪着笑脸向制造部的Leader借机台，一不小心就付出请客喝水的代价。

只有少数资深的PE敢于把PIE或者TD骂一顿然后罚他们自己去借机台的。

许多PRS数据都需要切片，PE就只好在FALab陪伴切片的小妹度过一个个不眠之夜——尤其以ETCH的弟兄最为痛苦，当年的liaoduan他们就切片切的昏天黑地。

最后怒了，就拿了把西瓜刀去找PIE进行黑社会谈判，好不容易分了一部分活出去。

　　PE要值夜班，EE值班的时候，如果机台没问题就可以眯段时间，反正半夜也没有老板在。

但是机台没有问题不代表Wafer没有问题，实际上Fab中Wafer出的问题千奇百怪，匪夷所思。

所以PE的值班手机从来就不会闲下来，在Fab中最忙的值班电话通常是CMP、YE和PHOTO的值班手机。

　　什么叫做痛苦，当你作为一个PE在Fab里接到YE的报警电话的时候就会有一种生不如死的感觉。

完了，今天的值班一定没好日子过了……

　　PE同样面对Fab中的不良环境，所以要注意身体，在有了小弟小妹之后就尽量少进Fab。

回头再讲讲PIE。

表面上看起来，PIE要比PE/EE都快活，他们在Fab里工作的绝对时间要远少于PE和EE。

对于PE来讲，PIE简直就是最可恶的人之一，成天忽发奇想，给出奇奇怪怪的各项指令，然后还不停的来骚扰自己，要这样做，要那样做，简直像一大堆苍蝇。

而且自己还不能像对待TD一样直截了当的sayno。

然后还要看我的SPC，帮着Q这些人来Review自己，简直讨厌透了。

　　所以，半夜货出了问题，不管大小，Call人！

把PIE这群鸟人Call起来上个厕所。

Module的工程师只是负责一段的制程，而PIE需要对整个制程负责。

很自然的，对于一个具体的制程来讲，PIE不可能比PE更为专业。

但是PIE的位置决定了他必须要“以己之短，攻敌之长”，和PHOTO讨论ShotDependance，和ETCH讨论LoadingEffect，和CMP讨论DownForce，……结果导致所有的人都认为：

妈的，PIE什么都不懂。

有一些聪明的PIE就和PHOTO工程师讲DIFF，和DIFF工程师讲ETCH，和ETCH的讲CMP，……结果就是所有的人都对他肃然起敬。

　　其实，PIE和PE有强烈的依存关系，PIE面对的人更加多，也更加杂，一个好的PIE会保护和自己合作的PE，而一个差劲的PIE会在客户来发飚的时候把PE推出去当替死鬼。

PIE需要PE为自己的实验准备程式，调试机台，提供意见……没有PE的Support，PIE什么也不是。

当年SMIC一厂著名的Marvin、Jing和Cathy小姐开发0.15umUtrlaLowPowerSRAM的时候，就是由于IMP的失误，导致近一年的开发时间被浪费了。

Marvin、Jing和Cathy每次提到这段血泪史无不扼腕叹息——当年付出的努力：

无数次的夜班，电性分析，切片FA，SplitRun，……通通付诸东流。

　　PIE唯一还算的上专业的，就是WAT电性，一个好的PIE需要对电性的结果非常敏感。

　　各位所有想要做，或者正要做PIE的朋友，请记住一条PIE的铁律：

“永远不要乱改东西。

”只要你记住了这一句话，你就没有白花时间看这段文字。

　　做LotOwner是件痛苦的事情，因为这一批货色的成败死活都会和你挂钩，如果是很重要的货，那么晚上被Call几乎是一定的。

有时候你还得半夜等货做实验。

说起做实验，就会涉及到RunCard，这是让制造部帮助你不按照正常流程来做实验的东东。

开的RunCard越多，制造部就会越恨你。

当年的Jamin以2年半超过1000张RunCard成为MFG第一“公敌”。

其实像PIE每个人的RunCard数目都不少，数百张都是很正常的。

　　PIE会直接面对客户。

合理帮助你的客户，没准下一份轻松写意收入好的工作你可以在他们那里找到，而且还可以回来ReviewFab。

做的无聊了，PIE可以转PDE/TD/CE等职位，也可以跳槽去做FoundryManager，转行做Design德也有，去Vendor那里的机会比较少。

关于PDE　

　这是产品工程处的职位。

主要的工作是帮助Fab找到YieldLoss的主要方面，帮助Fab提高Yield。

写Report是PDE最常做的事情。

PDE需要有EFA和PFA的基本功底，要有对电性等各类数据高度的敏感。

好的PDE需要在Integration先锻炼过一段时间，熟悉Flow和Fab的环境。

　　Memory的PDE相对好做，利用电性的方法，可以比较容易的定位到FailPoint，再做FA分析。

难点在找到问题之后PIE的YieldImprove，但这个是以PIE为主去做的。

　　而Logic的PDE比较困难，如果遇到不讲理的PIE，压力就很大。

Logic产品Yield上不去，原则上PIE只要一句：

Product给点方向。

就可以闪人了，痛苦的是PDE。

好在绝大多数PIE会负责到底，但这又带来一个问题。

就是PDE会被“架空”或者干脆成为了PIE切片的小弟。

做PDE一定要积极，同时要和PIE保持良好的关系，PDE和PIE只有紧密合作，才能把产品弄好。

而且当PDE不得不面对Module工程师的时候，记得找个PIE帮你，在Fab里，他说话比PDE管用。

　　PDE要面对客户，记住最重要的一点：

在没有和PIE确认之前，不要对客户乱说话。

不然害惨PIE也害惨PDE自己。

　　如果将来不想做PDE了，可以转行做封装测试，转行做Design，或者Foundrymanager，或者foundry内部的CE，PIE，TD等都可以。

一只秒表走天下的IE

　　工业企划处的IE可以算是Foundry中的一个异类，做好了可以直取管理的精髓，做不好，就被无数的PE/EE甚至MFG看不起。

小时候一定都读过华罗庚老先生的《统筹管理》一文（初中课本有记载），IE做的工作就和这个有关系。

　　Fab是一个异常复杂的流水线，一片Wafer从下线到产出需要经过数百道流程和近百种机台。

生产步骤之间的整合总体分成两大部分：

Process方面和生产能力方面。

前者由我们应明伟大的PIE负责，而后者就是IE的工作。

　　比若说，一个产品出来需要经过ABC三个过程，A过程中使用到的机台平均日生产能力为A1，以此类推。

原则上讲A1=B1=C1才是最佳的组合。

IE的工作之一就是要使Fab中各类机台的产能达到平衡，估算各类机台的需要程度，并提出组成方案。

　　这绝对不是一个简单的活。

首先，Fab不会只跑几种产品，它的产品一直在改变；其次，机台标称的生产能力不见得和真正的生产能力Match；第三，各类机台的Down机几率不一样，复机所需时间也不一样；最后，出于Fab出货的需要，有些时候需要采用一种特别的跑货方法，比如说月底拉货出线，比如说应客户要求的SuperHotRun等等，这些都会大大的干扰正常的流程。

为了获得具体的第一手资料，许多IE就跑到Fab里，看着Wafer的进出，用秒表来掐算时间。

这就是所谓的“一只秒表走天下”。

　　类似的还有MC，他们控制的主要是Fab使用的Material，由于Fab厂跑的货一直在变，一旦MC估测不好——后果很严重，MFG很生气。

　　还有PC，他们的主要工作是按照Fab的产能状况来排货。

　　这些岗位都属于工程师编制，他们的主要目的就是让Fab能够合理的近乎满负荷的工作。

TD=TechnologyDevelop

　　为Fab的技术开发部门，通常公司中的R&D低位和Fab中的TD类似。

之所以叫“技术发展部”而不叫“研究和开发部”的原因大概是因为Fab搞得SilicomProcess如果是研究的话，没有哪家公司愿意做，一般都是在大学和研究所里面。

——一家之言。

在ASMC，他的TD实际上就是SMIC的Integration，事实上，SMIC的Integration也可以Cover到一部分TD的工作。

QE主要是在Fab里找茬的。

由于Fab是一条非常复杂的流水线，除了PIE之外，必须有一个独立的部门对品质负责。

这个部门就是Q。

Q的主要工作就是杜绝Fab中一切不符合rule和OI的事件，如果还没有法则，那Q就需要和PIE/PE来制定出合理的法则。

由于经常会给PE/PIE制造困扰，所以QE常常会让人感觉很讨厌，但是他们又惹不起QE。

所以，PIE/PE对待QE都是以忽悠为主，此牙咧嘴为辅。

　　一个好的QE并不好做，在熟练掌握QE本身的技能之外，还需要对process有一定的了解——至少不能被很容易的忽悠，而且还要掌握一定的灵活尺度，不能把别人都害死。

做好QE的一个要诀就是原则性和灵活性并重。

建议QE工程师至少要有一到两个比较铁杆的PIE弟兄，这样别人要忽悠你就不太容易了。

IC设计

20个珍藏技术书籍下载

1、http:

//www.cs.wustl.edu/~schmidt/PDF/

　　2、http:

//www.cs.wustl.edu/~doc/pspdfs/

3、

　　4、

　　5、http:

//stommel.tamu.edu/~baum/programming.html

　　6、http:

//content.443.ch/pub/

　　7、http:

//www.cdpa.nsysu.edu.tw/~zmx/www.gtt-

　　8、ms.engg.susx.ac.uk/fft/

　　9、U.S.:

　　10、USA:

　　11、UnitedStates（pythononly）:

http:

//www.webdocs.org

　　12、USA:

　　13、USA-Boise,ID:

http:

//www.bsdg.org/thinkingin

　　14、USA:

http:

//www.linuxguruz.org/ebooks/eckel/

　　15、USA:

　　16、USA:

　　17、http:

//www.nerd-...

　　18、

　　19、http:

//www.nerd-...

　　20、

CVD

晶圆制造厂非常昂贵的原因之一，是需要一个无尘室，为何需要无尘室

　　答：

由于微小的粒子就能引起电子组件与电路的缺陷

　　何谓半导体?

答：

半导体材料的电传特性介于良导体如金属（铜、铝，以及钨等）和绝缘和橡胶、塑料与干木头之间。

最常用的半导体材料是硅及锗。

半导体最重要的性质之一就是能够藉由一种叫做掺杂的步骤刻意加入某种杂质并应用电场来控制其之导电性。

　　常用的半导体材料为

答：

硅（Si）、锗（Ge）和砷化家（AsGa）

　　何谓VLSI

答：

VLSI（VeryLargeScaleIntegration）超大规模集成电路

　　在半导体工业中，作为绝缘层材料通常称什幺

　　答：

介电质（Dielectric）

薄膜区机台主要的功能为何

　　答：

沉积介电质层及金属层

何谓CVD（ChemicalVaporDep.）

答：

CVD是一种利用气态的化学源材料在晶圆表面产生化学沉积的制程.

　　CVD分那几种?

　　答：

PE-CVD（电浆增强型）及Thermal-CVD（热耦式）

　　为什幺要用铝铜（AlCu）合金作导线

　　答：

良好的导体仅次于铜

　　介电材料的作用为何

　　答：

做为金属层之间的隔离

　　何谓PMD（Pre-MetalDielectric）

答：

称为金属沉积前的介电质层，其界于多晶硅与第一个金属层的介电质

　　何谓IMD（Inter-MetalDielectric）

　　答：

金属层间介电质层。

　　何谓USG?

　　答：

未掺杂的硅玻璃（UndopedSilicateGlass）

　　何谓FSG?

答：

掺杂氟的硅玻璃（FluorinatedSilicateGlass）

　　何谓BPSG?

　　答：

掺杂硼磷的硅玻璃（Borophosphosilicateglass）

　　何谓TEOS?

　　答：

Tetraethoxysilane用途为沉积二氧化硅

　　TEOS在常温时是以何种形态存在?

答：

液体

　　二氧化硅其K值为3.9表示何义

　　答：

表示二氧化硅的介电质常数为真空的3.9倍

　　氟在CVD的工艺上，有何应用

　　答：

作为清洁反应室（Chamber）用之化学气体

　　简述Endpointdetector之作用原理.;

　　答：

clean制程时,利用生成物或反应物浓度的变化,因其特定波长光线被detector侦测到强度变强或变弱,当超过某一设定强度时,即定义制程结束而该点为endpoint.

　　机台使用的管件材料主要有那些?

　　答：

有不锈钢制（StainlessSteal）,黄铜制（Brass）,塑胶制（PVC）,特氟隆制（Teflon）四种.

　　机器维修时要放置停机维修告示牌目的为何?

　　答：

告知所有的人勿操作机台，避免危险

　　机台维修至少两人配合，有何目的?

　　答：

帮忙拆卸重物，并随时警戒可能的意外发生

　　更换过任何气体管路上的零件之后，一定要做何动作?

"

　　答：

用氦气测漏机来做测漏

　　维修尚未降至室温之反应室（Chamber），应配带何种手套

　　答：

石棉材质之防热手套并宜在80摄式度下始可动作

　　何为真空（Vacuum）?

半导体业常用真空单位是什幺?

　　答：

半导体业通常用Torr作为真空的压力单位,一大气压相当760Torr,低于760Torr压力的环境称为真空.

　　真空Pump的作用？

　　答：

降低反应室（Chamber）内的气体密度和压力

　　何谓内部连锁（Interlock）

　　答：

机台上interlock有些属于保护操作人员的安全,有些属于水电气等规格讯号,用以保护机台.

机台设定许多interlock有何作用?

答：

机台上interlock主要避免人员操作错误及防止不相关人员动作.

　　WaferScrubber的功能为何?

　　答：

移除芯片表面的污染粒子

　　何