定时器.docx
《定时器.docx》由会员分享，可在线阅读，更多相关《定时器.docx（15页珍藏版）》请在冰豆网上搜索。
定时器
引言
近年来随着数字技术的迅速发展，各种中、大规模集成电路在信号处理等方面都得到了广泛的应用，这就迫切要求理工科大学生熟悉和掌握常用中、大规模集成电路功能及其在实际中的应用方法，必须培养大学生电路设计、电路调试和理论联系实际能力。
课程设计是综合性专业设计训练的教学环节，是对学生进行的一次综合能力的测试与训练的环节。
本次课程设计主要注重的是电子电路的设计软件的使用、电子电路的设计、电路仿真、调试、PCB的绘制，印刷铜板以及焊接等综合于一体的一门课程，意在培养学生正确的设计思想方法以及创新精神，一切与实际为基础的理念，严肃认真、实事求是的科学态度,培养学生综合动手能力，分析和解决电路技术问题的能力，培养出实用型人才，。
作为一名大学生即要学好理论知识，还需要锻炼自己的动手能力，所以课程设计对我们的理论联系实际的能力以及以后工作有较好的帮助。
本次课设介于采用Multisim快速设计以及仿真，运用AltiumDesigner绘制PCB，做板实际调节时间脉冲模块。
1设计方案
1.1设计任务
1、有秒计时的显示功能
2、具有自动清零及可调节定时时间的功能
3、具有重新启动和暂停、连续的功能
4、计时器有秒递减或递加计时器的两种工作模式
5、减到零或最大时有提示信息
1.2设计方案
1.2.1方案一
定时器一般有振荡器、计数器、译码器、显示器、反馈回路等几部分组成。
本次设计使用NE555定时器构成多谐振荡器产生振动周期为1s的脉冲并将信号送入74LS153数据选择器，通过对数据选择器控制可以选择计数器的工作模式为加法或减法，使用74LS192计数器级联形成一百进制的计数器，个位数由前级74LS192计数器的Q0~Q3输入到74LS48译码器进行译码,最后通过数码管显示，十位数由后级74LS192计数器的Q0~Q3输入到74LS48译码器进行译码,最后通过数码管显示。
通过8位拨码开关控制计数器的输出Q与74LS30的连接或断开，从而控制反馈回路，反馈回路的反馈信号输入到74LS153数据选择器使得计数器与时间信号断开，反馈信号使用发光二极管输出作为提示信息。
减法清零可以通过加法模式下输入大于200Hz的时间脉冲使其计数器瞬间到加法模式下的最大值停住，然后换回1s脉冲时间信号，最后使计数器进入减法模式，而减法模式的预置数就为加法模式的最大值。
加法模式的清零可以使74LS192芯片的 ＣＲ端接高电平即可。
模块图如图1所示。
原理图见附录。
图1
1.2.2方案二
由于定时器要求有加法和减法的工作模式，要使计数器到预设的数停止则，必须有加法和减法两种模式的反馈网络，而且两种反馈网络之间互相不能影响，故此设计的电路比较复杂。
对于一个二进制数111，取反则为000，而如果计数器做减法，且输出状态为0111，下一个数为0110，取反则为0001。
因此如果让输出的Q0~Q2取反输入到74LS48，则数码管显示连续状态为加法计数。
所以我们可以让计数器只做减法工作模式，而显示有两种方式。
除了显示模块与方案一不同和方案一反馈回路的加法网络去除外，其他模块的电路与方案一完全相同。
因此下面只讨论显示模块的实现。
我们让输出Y=MQ+M'Q',其中M为单刀双掷开关输入的值，M=0则Y=Q'；M=1则Y=Q,所以我们只需在方案一的显示模块中，让计数器输出的Q0~Q2的值连接同或门，然后再送入74LS74的输入端。
1.3设计方案论证与选择
对于方案二来说，减法的起始值可以通过预置数来实现，但是如果换一种加法的显示模式，则做加法的起始值不为0，而计数的终点值是确定的一个数——77，这就存在一个巨大的缺陷。
而方案一用的器件相对于方案二来说要少两块芯片，但功能比较完善而且稳定，因此本人选择方案一。
2定时器模块电路介绍
2.1NE555产生脉冲信号模块
由NE555为核心芯片构成多谐振荡器，电路如下图2所示。
电路设计要求为产生1Hz的脉冲信号，已选电容为10uF，根据多谐振荡器的周期公式T=（R1+2R2）C1ln2可算得R1、R2各取48K。
其中C2为小电容，当三端开关拨到1脚时，时间脉冲信号的频率为1KHz（下面计数器在减法工作模式下预置数时用到），故该脉冲信号产生模块可以有两种选择频率。
产生的信号仿真图如图3所示。
2.2计数器模块
由两块74LS192组成一百进制即可以做加法也可以做减法的计数器，电路如图4所示。
当计数器为加法工作模式时，计数器74LS192的借位输出端BRW一直为高电平，而进位输出端一般情况下位高电平，只有当计数器计数到9时，并且时间脉冲为低电平时，进位输出端CO才为低电平；当下一个时间脉冲的上升沿到来的瞬间，进位输出端CO跳变为高电平，产生一个上升沿，后级计数器U41芯片加1。
所以第一块芯片U40对时间脉冲起到了十分频的作用，因此按图３的接法电路整体的功能是一百进制的计数器。
对于计数器为减法的工作模式时，电路原理与加法类似，当计数器减到０时，并且时间脉冲跳变为０时瞬间，BRW输出一个负脉冲，当下一个时间脉冲的上升沿到来的瞬间，BRW变为１，产生一个上升沿，后级计数器芯片减１，故整个模块的功能为一个减法计数器。
图2
图3
图4
2.3显示模块
该模块采用对74LS48译码器对二进制数进行七段数码管译码，使用数码管显示，电路连接如图5所示。
2.4反馈模块
该模块由与非门74LS30和74LS00组成反馈网络，电路如图6所示，当单刀双掷开关S1拨到1端时，数据选择器74LS153的输出Y1为1，Y2为时间脉冲，此时计数器进入加法工作模式，U6D的13管脚一直为1，所以那部分减法反馈网络对计数器的加法工作模式没影响。
由于加法反馈网络可调，故假设两个拨码开关的第四位拨通，其余管脚悬空，则74LS30的悬空端等效于接1，而此时的74LS30等效于一个两输入的与非门。
当计数器的CLK上升沿到来计数器计数到88时，反馈回74LS153的信号由0变为1，时钟信号与计数器断开，使计数器的输入端一直保持1的状态，此时计数停止。
单刀双掷开关S1拨到3端时，计数器进入减法工作模式，加法反馈回路输入到U6D的信号一直为1，即加法反馈回路失效，当计数器减到0并且CLK下降沿到来时，BRW跳变0为由两块计数器芯片的BRW输入到由与非门构成的非门，经U9A、U6D反馈回74LS153的B端信号为1，故时钟信号与计数器断开。
在断开之前瞬间计数器的CLK输入端为0，而断开后Y1的输出一直为0，此时计数停止。
图5
输入
输出
MR
PL
CPU
CPD
P3
P2
P1
P0
Q3
Q2
Q1
Q0
1
×
×
×
×
×
×
×
0
0
0
0
0
0
×
×
d
c
b
a
d
c
b
a
0
1
上升沿
1
×
×
×
×
加法计数
0
1
1
上升沿
×
×
×
×
减法计数
表1
输入
输出
G
A
B
Y
1
*
*
0
0
0
0
C0
0
0
1
C1
0
1
0
C2
0
1
1
C3
表2
图6
3芯片介绍
3.174LS192芯片
图7
74LS192的引脚排列及逻辑符号（a）引脚排列 （b）逻辑符号
图7中：
PL为置数端，CPU为加计数端，CPD为减计数端，TCU为非同步进位输出端，TCD为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、Q2、Q3为数据输出端。
具体功能如表1所示。
3.274LS153芯片
图8为74LS153的管脚图，由于该芯片是双四选一数据选择器，故对芯片功能描述只说明其中一个数据选择器，功能如上表2。
图8
3.374LS00芯片
74LS00是四二输入与非门，故对其功能说明只需介绍其中一个与非门，功能如表3。
输入
A
0
0
1
1
B
0
1
0
1
输出
Y
1
1
1
0
表3
3.474LS30芯片
该芯片为八输入与非门，当A、B、C、D、E、F都为1时，输出管脚Y为0，其他情况Y为1，管脚图如图10。
3.574LS48芯片
74LS48为七段显示译码器，能够将二进制数值转化为数码管显示。
管脚图如图11
BI/RBI消隐输入（低电平有效）/脉冲消隐输出（低电平有效）
LT灯测试输入端（低电平有效）
RBI脉冲消隐输入端（低电平有效）
要使芯片连接的数码管正常显示，则BI、LT、RBI必须接VCC，此时芯片连接的数码管显示的数与芯片数据输入端的对应关系如表4。
3.6NE555芯片
图12为NE555芯片的管脚图。
1脚为地。
2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。
当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；
2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1VCC/3，此时3脚输出高电平。
6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入 电压大于2VCC/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1VCC/3时才有效。
3脚在高电位接近电源电压VCC，输出电流最大可达200mA。
4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。
5脚是控制端。
7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。
图9
图10
图11
输入
输出
数字
A
B
C
D
a
b
c
d
e
f
g
字形
0
0
0
0
0
1
1
1
1
1
1
0
0
1
0
0
0
1
0
1
1
0
0
0
0
1
2
0
0
1
0
1
1
0
1
1
0
1
2
3
0
0
1
1
1
1
1
1
0
0
1
3
4
0
1
0
0
0
1
1
0
0
1
1
4
5
0
1
0
1
1
0
1
1
0
1
1
5
6
0
1
1
0
0
0
1
1
1
1
1
6
7
0
1
1
1
1
1
1
0
0
0
0
7
8
1
0
0
0
1
1
1
1
1
1
1
8
9
1
0
0
1
1
1
1
0
0
1
1
9
表4
图
12
4Multisim辅助设计及修正
由于Multisim软件中与非门不能悬空，而实际电路中与非门悬空相当于接1，所以在仿真电路图中加上拨码开关是毫无意义的，因此仿真电路加法反馈回路直接与与非门连接（实际电路不需要改）。
仿真电路图如图13。
图13
其仿真结果如图14。
上述仿真结果显然已达到设计要求。
图14
4制板及调试
4.1DXP注意事项
电路绘制的时候要注意各个元器件的封装与实际买回来的元器件的管脚大小及距离相对应，若不匹配可以在AltiumDesigner软件自带封装库里改，若还没找到匹配的封装，则必须自己绘制元件封装；必须用排针将地线和电源线引出来，最好也把秒脉冲用排针引出来，以方便调试电路板；元器件需要采用手动布局，而且可调节与非门的顺序可简化布线，布线最好采用手动布局，布线不要太细，焊盘不要太小。
一般线条大小为1mm，电源线可适当加粗，过孔一般为0.7mm，但排针等器件的过孔需要达到1mm，焊盘一般为1.8mm。
电路板的大小要根据PCB图来确定。
4.2制作PCB板的流程
设计好原理图→检查封装→改变封装→绘制PCB板→手工布局→修改焊盘过孔大小→手工布线→规则检查→打印PCB图纸→印制铜板→腐蚀铜板→钻孔→焊接元器件→测板并调试
4.3注意事项
（1）电阻、电容的值尽可能匹配，并接近设计值
（2）在测试过程中，供电的直流源要稳定，否则电路没有秒脉冲，计数器也会计数
（3）制作板子过程中，焊接比较容易虚焊和短路，要用万用表检测
（4）芯片管脚不要接反，否则会烧坏芯片
（5）在焊接元件时，必须边焊边查看PCB图和原理图，否则元件容易接错
4.4调试
焊接完成后，以下是本人调试的整个过程：
（1）检查电路是否焊接短路、虚焊等焊接问题
（2）装好芯片并检查芯片是否安装正确
（3）接上电源查看电路运行结果，计数器不工作，数码管一直显示00
（4）使555定时器管脚接上1Hz的信号源，计数器正常工作，一切功能正常
（5）对信号模块电路检查，发现滑动变阻器封装的管脚连接不对
（6）重新制作信号产生模块，并在信号输出端加上发光二极管以便观察
（7）做好电路板后，适当调节滑动变阻器，使得555定时器产生了1Hz的脉冲。
5课设总结
通过这次课程设计，我们熟练了数字电路基础方面的知识，掌握了各芯片的工作原理，加强了我们理论联系实际的能力，也加强了自己独立思考，独立解决问题的能力，有问题自己上网查资料，自学各种知识的能力，对电子设计的流程有了初步的了解，规范了数字电路设计的思想，对我们学的知识有了更进一步的理解，使我们进一步加深了对所学知识的记忆与连贯。
在原理正确的情况下，做出来的电路板的成功与否，主要看我们遇到问题的心态、耐心、信心和恒心，这次课设就是对我锻炼的好机会。
虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题，同时规范了我们写论文的格式，增加了我们写论文的经验与技巧，锻炼了我们处理问题的能力，为以后毕业设计等一些复杂电路设计打下基础。
但是此次课程设计芯片限定的范围太窄，使得面向市场的需求设计的程度不高。
此次定时器设计了定时器的一般功能，电路芯片较少但实现的功能多，各模块之间联系程度不高，方便于电路调试，以及PCB板的布局与布线，但在反馈回路设计的要求较高，始终要考虑CLK的值，并且在减法预置数时，要拨两次开关，自动化程度不高，而且芯片需要8块，成本较高。
谢词
这次课设能够圆满完成，感谢老师对我们耐心的指导以及严格的要求，帮助我在做仿真时解决了芯片竞争与冒险的问题，同时也要感谢我们班同学对我的初始方案指出了实现问题，使我在后续的设计中填补了方案缺陷，使我少走了许多弯路。
参考文献：
[1]阎石.数字电子技术基础，高等教育出版社，2006.5
[2]周巍.数字逻辑电路实验*设计*仿真，电子科技大学出版社，2007.8
附录
原理图总图1
PCB图2
升级会员 