电子电工综合实验多功能数字计时器.docx

资源描述

电子电工综合实验多功能数字计时器.docx

《电子电工综合实验多功能数字计时器.docx》由会员分享，可在线阅读，更多相关《电子电工综合实验多功能数字计时器.docx（15页珍藏版）》请在冰豆网上搜索。

电子电工综合实验多功能数字计时器.docx

电子电工综合实验多功能数字计时器

电

电工电子综合实验报告

——多功能数字计时器

姓名：

学号：

专业：

指导老师：

完成时间：

················目录················

一．设计内容简及目的·····················3

二．设计要求·····························3

三．实验原理······························4

四．单元电路设计及其电路图············5

1、信号发生电路·························5

2、计时电路·····························6

3、显示电路·····························8

4、清零电路·····························8

5、校分电路·····························9

6、报时电路·····························10

五．附加电路·····························11

六．实验感想····························12

七．实验中遇到的问题···················13

八．附录·································14

1、工具及器件清单

2、各元件的引脚图及功能表

3、总电路逻辑图

4、参考文献

一．设计内容简介及目的

相信大家都见过电子表，但是电子表的工作原理却不是都清楚的，这次实验的内容就是设计一个9分59秒的数字计时器，其工作原理与普通的电子表基本相似。

通过实验与动手了解数字钟的工作原理和功能。

数字逻辑电路在当今的科学研究与日常生活领域中的地位日益重要。

当代电类学科的大学生，对于数字逻辑电路的掌握应做到十分娴熟。

本次实验从实践方面入手，加深了我们对于这门学科的掌握。

同时验证了课堂上所学习到的理论知识对于实践的指导作用。

本次实验主要的目的在于使我们掌握常见集成电路的工作原理和使用方法，以及对于单元电路的设计方法。

实验采用中小规模集成电路实现一个简单的数字计时器。

数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。

其中控制电路由清零电路，校分电路，和报时电路组成。

该数字计时器，可以完成0分00秒-9分59秒的计时功能，并在控制电路的作用下具有开机清零、任何时候清零、快速校分、整点报时功能。

二．设计要求

（1）设计一个脉冲发生电路，为计时器提供秒脉冲，为报时电路提供驱动蜂鸣器发声的脉冲信号；

（2）设计计时和显示电路，完成0分00秒至9分59秒的计时和显示功能；

（3）设计清零电路，具有开机自动清零的功能，并在任何时候，按动清零开关，就可以实现计时器清零；

（4）设计校分电路，在任何时候，按下校分开关，可以进行快速校分；

（5）设计报时电路，使数字计时器从9分53秒开始报时，每隔2秒发一声，共发三声低音，一声高音；[即9分53秒、9分55秒、9分57秒发低音（频率为1KHz）,9分59秒发高音（频率为2KHz）]；

（6）系统级联调试，将上述电路进行级联完成计时器的所有功能；

（7）可增加数字计时器附加功能，例如数字计时器定时功能、电路启停功能、电路采用动态显示功能。

三．实验原理

数字计时器是由脉冲发生电路、计时和显示电路、清零电路、校分电路和报时电路和其它附加电路等几部分组成的。

电路由振荡器、分频器、计数器、译码器、显示器等元件构成。

电路由石英晶体提供频率，然后通过分频器可以得到电路所需的不同频率；电路要实现0分00秒-9分59秒的计时和显示功能，所以由三个计时器分别计时，分位、秒十位、秒个位，然后再通过译码器，由LED数字显示管显示出来。

清零电路实现开机清零和任意时刻选择清零，通过逻辑门与计时器连接，从而实现清零。

校分电路实现快速校分，只要将分计数器的频率调快等操作即可实现。

报时电路是实现9分53秒、9分55秒、9分57秒发低音（频率为1KHz）,9分59秒发高音（频率为2KHz），通过蜂鸣器和一些逻辑门实现。

四．单元电路设计及其电路图

1.秒信号发生器

①所用器件：

32768Hz晶体管、22MΩ电阻、20PF电容、10PF电容、CD4060、74LS74、直流电源。

②原理:

秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。

秒信号发生器是由一个石英晶体，一片CD4060，一个D触发器，电阻，电容，以及直流电源组成。

采用32768Hz的石英晶体多谐振荡器作为脉冲信号源，能提供较为精确的秒脉冲信号。

分频器CD4060最可实现最大为214的分频，所以可输出的最低频率为2Hz；D触发器可以实现脉冲信号的二分频，所以在CD4060的Q14端接一个D触发器，即可以输出频率为1Hz的脉冲信号。

D触发器实现二分频的方法：

将D触发器的

端与D端连接在一起。

CD4060也可提供后面电路所需要的频率为1KHz和2KHz的脉冲信号。

③原理图：

2.计时电路

①所用主要器件：

74LS161芯片、CD4518芯片、7400芯片等。

②原理：

计时电路是本实验基础电路，也是本实验能够完成的基础，它由分计数器、秒十位计数器、秒个位计数器构成。

分计数器和秒个位计数器是以CD4518BCD码计数器来实现十进制计数功能；而秒十位计数器只需得到1-6的值，所以只需要将74LS161利用反馈做成0000——0101的模六计数器，本实验采用

端同步置数达到清零功能。

秒个位：

连接电路时，秒脉冲电路产生的秒脉冲信号送入秒个位计数器（CD4518A）的CP端，秒个位单元中的输出（1Q4、1Q1）通过与非门接入74LS161的时钟端作为时钟信号完成个位与十位的进位。

秒十位：

秒十位记数器应实现模六功能，我采用了反馈置位法，2Q1和2Q3通过一个与非门接入置数

端，74LS161的四个数据输入端应接地，这样当计数器到达0101时，又重新置数为0000。

分位：

以CD4518BCD码计数器来实现十进制计数功能，把74LS161的引脚12（Q3）接到分计时电路CD4518的引脚2（上升有效），作为进位信号。

级联组装时，则要把分计时电路CD4518的引脚2（上升有效）接到快速校分的输出端。

③原理图：

3.显示电路

1用器件：

3个300欧姆电阻，3个LED共阴极显示器。

②原理图：

显示电路采用三片CD4511显示译码器和三个七段共阴LED显示管，电路从0分00秒计到9分59秒，译码显示电路用三片四线七线译码器CD4511进行译码，然后用共阴极七段LED数码管进行显示。

CD4511的输入端应与相应计数器的输出相连，而它的输出端应与数码管的管脚对应相连，而每个数码管对应接地管脚与地线还应连接一个300欧姆的电阻，以起保护作用。

4.清零电路

①所用器件：

一个10千欧电阻，一个22uF的电容，一片CD4069以及5V的直流电源。

②原理：

清零电路要实现两项功能：

开机清零和任意时刻选择清零。

开机清零是通过电容两端电压的非调变特性实现的。

电路刚接通电源时，节点处的电位为1。

该电位经过一个反相器接入秒十位计数器的Cr端，经过两个反相器接入分计数器和秒个位计数器的Cr端，则这三个计数器的清零端均接入有效电平，实现清零。

此后，只要电源始终保持接通，电路持续计数，开机清零电路就失效了。

闭合清零开关时，节点1处电位为0V，此时送入各计数器清零端的信号均为无效信号，无法实现清零。

而断开清零开关时，因为电容要充电，所以节点1处电位为1，送入各计数器清零端的信号均有效，电路实现清零。

③原理图：

5.校分电路

①所用器件：

一个10千欧的电阻，一个22uF的电容，一片74LS00，一片CD4069，以及直流电源。

②原理：

校分电路是由开关和逻辑门电路实现的。

当校分电路开关开时，计数器正常计数；当开关闭合时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器可以不受秒计数器的进位信号的控制。

当开关合上时，2Hz的信号通过与非门，秒十位计数器的次高位进位脉冲被截止，与非门输出高电平，这时2Hz的信号可以再通过一次与非门，把2Hz的脉冲送入分计数器时钟脉冲端，实现快速校分。

③原理图：

6.报时电路

①所用器件：

一个蜂鸣器，一个三极管，两片74LS21，一片74LS32，直流电源，以及一个470欧姆的电阻和一个10K欧姆的电阻。

②原理：

报时电路由逻辑门电路组成的。

按照设计要求，数字计时器应在9分53秒、9分55秒、9分57秒发低音（频率1KHz），9分59秒发高音（频率2KHz）。

设计思路：

当分为计数器为输出1001，秒十位计数器输出为0101时，这时电路才有可以报时的可能。

然后当秒个位计数器分别为0011，0101，0111的时候，可以与1KHz的脉冲信号与非，使电路报时；当秒个位计数器为1001时，可以与2KHz的脉冲信号与非。

为化简电路，画卡诺图：

Q3Q2

Q1Q0

9分50秒时，分计数器的3Q1、3Q4计数端与秒十位计数器的2Q1、2Q3计数端均呈现高电平，与门U1被选通；因为U1的输出端是作为另外两个与门U2和U3的输入端，因此只有在9分50秒以后U2和U3才有被选通的可能。

在此基础上，只要秒个位是3、5、7时，也即当1Q0=1，且1Q1或1Q2为高电平时，U2被选通，频率为1kHz的信号可以通过与门U2，进入蜂鸣器产生鸣响。

同样，当秒个位为9时，也即当1Q0、1Q3为高电平时，U3被选通，频率为2kHz的信号可以通过与门U3，进入蜂鸣器产生鸣响。

或门U4实现了允许不同频率的信号在不同时刻被送入蜂鸣器的功能。

2原理图：

五．附加电路

利用4个四选一的数据选择器和模三计数器，每个时刻只选择一个数据到译码器。

再通过模三计数器的AB端控制显示器的接地端，每个时刻只亮一盏灯达到动态显示的效果。

电路图：

六．实验感想

总体来说这次实验是成功的，每个要求的功能都能很好的实现。

但是在实验中也发现了自己的不足。

本次实验一共安排了1周的时间，第一天由老师跟我们讲课，实验要求以及原理，下午我们就回去设计电路了，设计的时候遇到很多困难，然后和同学一起商量以后也算有点成果。

这个实验与我们之前做的数字电路的实验类似，只是比以前做的规模要大，电路更复杂，考虑的东西更多。

由于电路复杂，在连接的时候经常出现问题，不像以前一样可以一次通过，所以在连接电路的时候，按老师的方法，分块连接，脉冲发生电路、计时和显示电路、清零电路、校分电路和报时电路，这样一小块连，出错的时候也方便检查多了。

一小块练好之后，就与检查完的另一小块电路相连，这样能够减小工作量。

连线的时候，尽量横平竖直，不要把线弄得乱糟糟的，方便检查。

而且，所有芯片应该先把接高电平和接地端连好。

整个连接电路中，由于没有很好的考虑到元器件的好坏，在实验中遇到了不小的麻烦。

本来附加电路在第二天下午就能完成的，由于一个74153芯片管脚断掉，怎么找也找不到错误在哪里，以为是自己电路连接有问题，这也是一种不自信的表现。

不过经过这次实验之后，如果遇到了这样的问题，就应该用万用表或示波器来检查。

在这之中也学会了简单的电路分析方法，能够帮助自己找出电路出现的错误。

星期三下午连了线之后，感觉自己的准备工作做的不到位，虽然电路是设计好了的，没带电路图过去感觉很乱，再经过那么长时间的连线之后，感觉眼花的，所以在晚上回去之后，我就用不同颜色的比把电路绘得更清晰，星期四下午连就非常顺利。

实验中感到还是有点累的，虽然有座位，不过老是看着那么多线也有点头昏眼花，由于我领的基本都是长线，剪导线也是件比较痛苦的事情，不过相对于实验成果，还是非常值得的。

自己的付出总有回报，让我很开心，也很满足。

这次实验我真正感受到了实验的魅力，其实之前对做实验没什么感觉，老师说怎么做，我们就怎么做，但这次不同，这次从电路的设计，一直到电路的连接完成，感到非常大的成就感，同时也感受到了数字电路这门学科的乐趣，其实上数字电路第一节课老师就给我们带来了这个电路板，当时候感觉很高级，原来通过自己动手以及之前学的理论知识也是可以做出来的。

最后，感谢老师在实验中对我的帮助。

七．实验中遇到的问题：

1.电路接好后，发现秒个位从0计数到7。

解决方法：

经过检查，发现是CD4518芯片出现问题，更换新的芯片后显示正常。

2.附加电路时，秒个位显示乱码。

解决方案：

经过检查，是一片74153芯片的管脚断掉了，跟换芯片后显示正常。

八．附录

1.工具及器件清单

名称

型号

数量

直流稳压电源

剥线钳

面包板

剪刀

导线

若干

镊子

万用表

LED显示器

共阴

译码器

CD4511

BCD码计数器

CD4518

四位二进制计数器

74LS161

分频器

CD4060

D触发器

74LS74

二入与非门

74LS00

四入与门

74LS21

非门

CD4069

二入或门

74LS32

晶振

32768Hz

三极管（NPN）

8050

蜂鸣器

电容

10p

20p

22u

电阻

300

470

10k

22M

2、各元件的引脚图及功能表

（1）元件引脚图

CC4511逻辑功能表

输入

输出

字符

测灯

０

１

８

灭零

１

０

消隐

锁存

１

显示LE＝０→１时数据

译码

１

０

１

０

１

０

１

０

１

０

１

０

１

０

１

０

１

０

１

２

１

０

１

０

１

３

１

０

１

０

１

０

１

０

４

１

０

１

０

１

０

１

０

１

５

１

０

１

０

１

０

６

１

０

１

０

１

７

１

０

１

０

１

８

１

０

１

０

１

０

１

９

CC4518逻辑功能表

输入

输出

清零

计数

↑

BCD码加法记数

保持

计数

↓

BCD码加法记数

保持

74LS74逻辑功能表

输入

　　输出

Ｄ

清零

０

１

０

１

置“１”

１

０

１

０

送“０”

↑

１

０

１

送“１”

↑

１

０

保持

０

１

保持

不允许

０

不确定

74LS161逻辑功能表

输入

输出

清零

送数

↑

0-1

记数

↑

二进制加法记数

保持

不变

保持

不变

3、总电路逻辑图

4、参考文献

展开阅读全文