互连线概念.docx

互连线概念.docx

《互连线概念.docx》由会员分享，可在线阅读，更多相关《互连线概念.docx（8页珍藏版）》请在冰豆网上搜索。

互连线概念

互连线概念

互连线及布线系统功能：

分配时钟信号和其他信号，以及提供电源线和地线。

互连线基本发展要求是满足在尺寸进一步缩小情况下，能够更高速传输信号。

采用Cu-CMP大马士革镶嵌工艺是目前唯一成熟和已经成功应用到IC制造中铜制程工艺。

。

器件可靠性和集成电路互连系统

可靠性是制约芯片寿命两个关键因素，因此集成电路互连系统可靠性一直

是IC设计和制造所关心重要问题。

Al，Cu优缺点

集成电路技术进步和更新换代是以所加工最小特征尺寸缩小、硅片尺寸

增加及芯片集成度增加为标志。

新技术新工艺发展要求引入新互连技

术来突破传统互连局限性。

第一代互连技术是以铝和铝合金作为导体材料，二

氧化硅作为绝缘介质材料铝互连技术。

在超大规模集成电路（VLSI）时代及以前

集成电路中，铝互连技术基本上可以满足电路性能要求，从而得到了广泛应

用。

但是随着器件特征尺寸进入深亚微米领域，这就要求金属互连线宽度不断

减小，金属互连线层数不断增加。

但是由于采用铝（舢）作为互连材料，随着互连

层数和长度增加以及宽度减小，铝互连线电阻增加，使得电路延迟时间、

信号衰减以及串扰效应增加，同时电迁移和应力迁移失效加剧，严重影响到电路

可靠性。

因此，新工艺采用铜（Cu）和低介电常数（k）介质材料取代传统A1和Si02。

基于大马士革结构Cu互连集成工艺被称为第二代互连工艺。

使用铜作为互连材

料有很多优点：

但是采用铜／低k互连工艺也有其缺点及不足之处：

首先，Cu是半导体深能级杂质，对半导体中载流子具有强陷阱效应，

同时Cu在Si02介质中扩散很快，Cu进入Si和Si02后，在Si中充当深能级受主

杂质，并形成高阻化合物，降低其绝缘性能，引起介质穿通，从而使Si02介电

性能严重退化，使器件性能大大降低【l】。

为了阻止铜离子扩散，需要在金属铜和二

氧化硅之间加上一层扩散阻挡层，如TaN、Ta、TiN等，以解决Cu污染问题。

由

于TaN或Ta等扩散阻挡层电阻率较大，不能直接实现均匀电化学镀铜，故需在

扩散阻挡层表面淀积一薄层铜来做种子层。

淀积扩散阻挡层和Cu种子层一般采用

真空溅射（Sputtering）或物理气相淀积（PVD）方法。

铜工艺不同于传统铝刻蚀

工艺，且Cu在空气中易氧化。

而大马士革结构及化学机械抛光技术（CMP）结合，

解决了Cu互连引线图形加工问题。

在CMP工艺之后还需再淀积一层金属钝化

层，来解决Cu易氧化问题。

而由于低k材料存在硬度小，密度低，粘附性差等缺点，且低k材料及刻蚀

停止层和阻挡层材料热膨胀系数及杨氏模量相差很大，这些特性所引起可靠

性问题更有可能加剧Cu互连系统失效。

低k材料在互连系统中应用也存在着

机械强度差、机械加工完整性差、工艺处理困难、及化学机械抛光工艺兼容性

差以及及集成电路后端工艺兼容性差等一系列问题【2】。

若采用多孔材料来降低介

电常数，则由于多孔材料吸附性，可能在工艺中吸附一些化学物质而对整个工

艺过程造成严重影响，且多孔材料粘附性能较差，当受到热应力、清洗应力等

作用力时，有可能及金属层分离。

更由于多孔结构质地柔软，过高压力会使这

种结构受到压缩，严重影响其介电常数。

虽然Cu／低k互连技术研究和应用已取得了很大进展，但目前还存在很多

可靠性问题，其技术也有待改善。

对于互连技术来说，导线电阻率降低、新型

互连材料集成、互连引线和通孔图形加工、芯片平坦化控制等方面将是严

峻挑战。

C“低k互连系统失效机理非常复杂，影响Cu／低k互连系统可靠性

因素主要有Cu玷污、电迁移、应力迁移、热循环稳定性、介电应力、热导率等，

国内外研究主要方面有电迁移、应力迁移、TDDB、阻挡层影响、低k介质、

淀积Cu方法、晶粒结构、焦耳热效应等各个因素【3,4,5】，铜特殊工艺使得铜电

迁移失效机理比较特殊，Cu互连线抗电迁移能力受Cu互连后端工艺影响很

大，电迁移过程中空洞聚集位置不同会导致其电迁移寿命不同。

应力迁移受到

系统中残余热应力和应力梯度两种因素影响，而且互连结构、层间介质材料

等因素均于应力迁移失效有关。

因此，对CⅣ低k互连系统可靠性研究是必要且

必需。

和应力迁移失效问题

2．3．4低k介质及铜互连集成工艺可靠性问题

低k介质及Cu互连集成技术中，可靠性是一个非常重要问题。

C训低k

互连系统可靠性研究涉及到电迁移、应力迁移、热循环稳定性、介电应力、热

导率等问题。

互连介质层材料，包括低k材料、刻蚀停止层材料，其可靠性问题

涉及到高电压应力、高温度循环应力、介质导热对介电性能影响。

对于互

连介质材料来说，希望尽可能低介电常数和尽可能高击穿特性。

互连介质

可靠性特征通常及材料性质、制备工艺、材料和工艺兼容性密切相关。

研究介

质失效机制对材料选择和制备工艺优化具有重要指导意义；而研究所选

用材料和制备工艺能否满足电路可靠性要求，是低k介质集成技术必须要研

究问题。

对于互连介质材料来说，必须保持稳定电学性质，如平带电压和泄

漏电流。

其中研究在高电压应力和温度循环应力作用下，介质材料C．V和

I．v特性变化是研究其电学稳定性常用手段。

研究互连介质层Cu污染、热

应力、温度循环、介质经时击穿（TDDB）特性是分析互连介质层可靠性常用手段。

对于洲低k互连系统，Cu互连线（包括通孔和沟槽互连线）电迁移和应

力迁移特性影响是可靠性研究主要内容，通孔和沟槽引线中空洞和晶须形

成是造成电迁移失效和应力迁移失效重要因素。

Cu／低k互连系统可靠性研究

主要包括：

电迁移（Electromigration）、应力迁移（Stress-migration）或应力诱发空洞

（StressInducedVoiding）、层间介质经时击穿（inter-metaldielectric—time．dependent

dielectricbreakdown，IMD．TDDB）等几个方面，本文重点研究Cu互连系统电迁移

和应力迁移失效。

电迁移失效是指器件工作时，由于金属互连线内电流流通，

使得金属离子会沿导体产生质量运输，其结果使金属线某些部分产生空洞或

晶须，最终导致互连断路或短路失效过程【l31。

应力迁移失效是由于互连金属及

层间介质材料热膨胀系数不匹配，温度改变使得互连系统中存在残余热应力，

18Cu／低k互连系统可靠性研究

残余应力促使空位产生，并使其沿应力梯度方向移动，造成空位聚集形成空洞或

使空位在早先存在空洞处积累，空洞逐渐增大，最终将导致互连断路失效过

程【141。

TDDB失效是互连系统中层间介质经时击穿，其失效模式及机理基本上及

栅介质TDDB失效机理一致。

TDDB失效主要分为两种模式，一种是E模式，

另一种是1／E模式，其中E模式仅仅及材料有关，而1／E模式不仅及材料有关，同

时还及铜原子扩散有关。

延。

然而，Cu互连线引入也带了许多新

问题。

首先，其带来了许多新可靠性问题，原

因有：

（1）新技术被迫引用。

Cu互连工艺发

展道路并不平坦，光刻和污染问题使得Cu

互连应用进展缓慢。

为了防止和解决Cu

污染和难以刻蚀问题，Cu互连关键工艺

中需要引入阻挡层、化学机械抛光（CMP）平坦

化、专门通孔技术及通孔材料，以及残余杂

质清洁等工艺。

（2）AI（Cu）有稳定界面，而

铜却没有稳定界面【6】。

对AI（Cu）合金而言，

颗粒边界激活能为0．80-0．96eV，及界面

或内部相比是最小，故AI（Cu）中，颗粒边界

扩散占主导地位。

同理，Cu中界面扩散占主导

地位。

（3）加工后不同连线结构。

Al连线工艺

是平面工艺；而Cu互连工艺则是全新3D微

结构。

此外，Cu互连工艺还引人了新失效

机理，就是电化学失效机理它可能导致Cu

金属连线间短路⋯。

对于Cu互连工艺多

层互连，信号失真、连线间信号串扰等

也是尚待解决问题。

对于Cu互连系统而言，Cu可靠性只

是一个重要方面，它还包括Low—k介质层、

Cu及介质层集成等可靠性问题。

在集成电路工艺中，有着极好热稳定性、抗

湿性二氧化硅（SiO2）一直是金属互联线路间

使用主要绝缘材料。

而金属铝（Al）则是芯片

中电路互联导线主要材料。

然而，随着集成电路

技术进步，具有高速度、高器件密度、低功耗

以及低成本芯片越来越成为超大规模集成电路制

造主要产品。

此时，芯片中导线密度不断增

加，导线宽度和间距不断减小，互联中电阻

（R）和电容（C）所产生寄生效应越来越明

显。

图1是集成工艺技术及信号传输延迟关系。

由图可见，随着集成工艺技术提高（线宽减

小），由互联引起信号延迟也就成为制约芯片性

能提升重要因素。

当器件尺寸小于0.25mm后，克服阻容迟滞（RC

Delay）而引起信号传播延迟、线间干扰以及功率

耗散等，就成为集成电路工艺技术发展不可回避

课题。

趋肤效应

在高频条件下，导体内部电流分布不均匀，电流集中在导体“皮肤”部分，也就是说电流集中在导体外表薄层，越靠近导体表面，电流密度越大，导线内部实际上电流较小。

因此，导体有效截面积减小。

由

，

知趋肤效应会使导体电阻增加。

趋附深度越小，趋肤效应越显著，有效面积越小，导线电阻越大。

串扰

串扰是指当信号在传输线上传播时，因电磁耦合对相邻传输线产生不期望电压噪声干扰。

这种干扰是由于两条信号线间耦合，即信号线之间互感和互容耦合引起。

串扰是由于临近两导体之间互容和互感所引起。

因而在临近传输线上引起感应噪声大小和他们之间互感和互容大小都有关系

串扰是指当信号在传输线上传播时，因电磁耦合对相邻传输线产生不期望电压噪声干扰。

过大串扰可能引起电路误触发，导致系统无法正常工作

在多导线系统中,过多传输线间耦合或者说串扰,将有两个不利影响。

首先,串扰会改变总线中单根传输线性能,比如传输线特征阻抗和传输速度等，而这些将会对系统时序和信号完整性问题产生一定影响；再者,串扰会将噪声感应耦合到其他传输线上,这将进一步降低信号完整性，导致噪声裕量变小。

串扰对系统性能危害程度在很大程度上取决于数据模式、线间距以及开关速度等方面

结果表明，铜／介质覆盖层界面是电迁移扩散最快路径，可通过改善该界面

特性方法抑制电迁移失效。

残余热应力在通孔内部最大，应力梯度在通孔拐角

底部下层互连线中达到极大值。

应力极大值随通孔直径和层间介质材料介电常

数减小而下降，随线宽和铜线余量长度减小而上升。

应力梯度随通孔直径、

层间介质材料介电常数和铜线余量长度减小而下降，随线宽减小而上升。

由张

应力产生过剩空位在应力梯度作用下沿主导扩散路径作扩散运动并在应力梯

度极大值处成核生长成空洞。

空洞生长速率由应力和应力梯度大小共同决定。

为了解决互连引线

电阻随着特征尺寸缩小而显著增加问题，互连系统一般采用高纵横比互连

线设计，即采用增加互连线金属层厚度方法，但由此可能会带来互连线间串扰

效应增加

低k介质材料是指介电常数比Si02介电常数低介质材料。

集成电路芯片

采用多层立体布线，不同传导层之间必须相互绝缘，而这种层间绝缘是通过在层

间淀积绝缘介质实现。

虽然低k材料具有柔软，易膨胀和导热少特点，在工艺集成中有一定难度，但是由于其介电常数低特点，采用低k互连介质，可以

减小RC互连延迟，从而改进集成电路速度性能。

在集成电路工艺中，低k材料必须满足诸多条件，例如：

低介电常数、足够

机械强度以支撑多层连线架构、高杨氏模量、高击穿电压、低漏电、高热

稳定性、良好黏合强度、低吸水性、低薄膜应力、高平坦化能力、低热膨胀系

数、及化学机械抛光工艺兼容等。

能够满足上述特性完美低k材料并不容易获

得

电迁移现象就是在J'b力11电场下，互连线中电子从阴极流向阳极，由于电子和

金属离子碰撞会将一部分动量传递给金属离子，从而使金属离子沿着电子流方

向移动，伴随着电子流动而产生散射是电迁移动力来源。

由于Cu／介质覆盖层界面为电迁移最主要扩散路径，因此可以通过改善界面

性能来抑制Cu／介质覆盖层界面处扩散现象，改善电迁移特性。

主要方法有三

种，分别是：

合金法；添加金属表面覆盖层法；表面处理法。

这三种方法都能形

成很好Cu／介质覆盖层界面，有效抑制Cu原子沿界面扩散，进而显著提高电迁

移寿命。

采用Cu合金方法能够有效提高电迁移寿命。

实验证明，Cu中掺Sn或Zr

杂质能够降低原子漂移速率，降低空洞生长速率，进而提高Cu电迁移寿命【2丌

。

还有另一种合金法是在电镀Cu之前，用Cu（wt．1％Ti）或者

（1wt．％Sn）合金种子来替Cu种子，TonegawaT等人实验证吲28】【29】，合金种子

方法能够很好提高Cu线寿命《铜，低K互连系统可靠性研究》

尽管采用

合金方法能够很好提高电迁移寿命，但是该方法抗电迁移性能机理还不够清

楚，该方法是否会引入影响Cu互连线可靠性其它因素还有待于进一步研究。

添加金属表面覆盖层

在Cu线上覆盖一层选择性无电镀金属覆盖层，如10．20nm厚CoWP，Pd，

CoSnP，Cu3Sn，或采用PVD法淀积Ta／TaN，ZrN材料都可以有效改善Cu表面

黏附性，抑制Cu原子沿界面扩散，从而显著改善电迁移寿命‘30】．【

3表面处理

还有一种方法就是在Cu化学机械抛光以后，淀积SiNx介质覆盖层之前，对

Cu表面进行处理，可以增强Cu及SiNx黏附性，从而改善电迁移特性。

因此，表面处理也是改善Cu／介质覆盖层界面一种很好方法，但是由于该

方法添加研究表明，Cu／介质覆盖层界面是电迁移扩散最快路径，Cu表面结合能及

Cu表面空洞生长速率对数呈近线性关系，表面结合能越大，空洞生长速率越慢。

同时，黏附能越大，电迁移失效激活能越大，电迁移寿命也就越大。

电迁移主要是由Cu／介质覆盖层界面处扩散引起，可以通过抑制Cu／介质

覆盖层界面处扩散现象，改善电迁移特性。

改善Cu界面特性主要方法有三种，

分别是Cu合金法，添加金属覆盖层法，等离子体表面处理法。

这三种方法都能很

好改善电迁移寿命。

了新工艺步骤，实际应用起来还是会受到一定限制，因此还有待于

更好改进。

应力迁移是影响集成电路互连可靠性重要因素之一，易发生在423K"-'523K

范围内【36】。

由于互连金属及层间介质材料热膨胀系数不同，当互连从较高制

造工艺温度降低到室温时，会在互连系统中产生残余热应力。

该应力只有通过金

属离子迁移，空洞形成和生长才能被释放出来。

残余应力促使空位产生，并

使其沿应力梯度方向移动。

即应力梯度成为空位移动驱动力，使空位聚集形成

空洞或使空位在早先存在空洞处积累，空洞逐渐增大，最终导致互连断路

新互

连工艺采用Cu和低k介质来代替触和Si02以减小RC延时，但是由于铜易氧化、

易扩散特点和低k材料柔软性、易膨胀和导热少特点，会导致新可靠性

问题。

本文集中讨论Cu／低k互连系统可靠性问题，重点研究了互连系统电迁

移和应力迁移失效问题。

Low-k材料不好找，阻挡层薄，种子比例和阻挡层缩小。

。

。

击穿