数字频率计的课程设计报告书.docx

数字频率计的课程设计报告书.docx

《数字频率计的课程设计报告书.docx》由会员分享，可在线阅读，更多相关《数字频率计的课程设计报告书.docx（15页珍藏版）》请在冰豆网上搜索。

数字频率计的课程设计报告书

引言

近年来，在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要.在电子系统非常广泛应用领域，到处可见到处理离散信息的数字电路。

供消费用的微波炉和电视、先进的工业控制系统、空间通讯系统、交通控制雷达系统、医院急救系统等在设计过程中无一不用到数字技术。

数字电路制造工业的进步，使得系统设计人员能在更小的空间实现更多的功能，从而提高系统可靠性和速度。

数字集成电路具有结构简单（如其中的晶体管是工作于饱和与截止2种状态，一般不设偏置电流）和同类型电路单元多（如一个计数系统需要很多同类型的触发器和门电路）的特点，因而容易是高集成度和归一化。

由于数字集成电路与电子计算机的发展紧密相关，因而发展很快，目前已是集成电路中产量最高、集成度最大的一种器件。

集成电路的类型很多，从大的方面可分为模拟和数字集成电路两大类。

虽然它们都可模拟具体的物理过程，但其工作方式有着很大的不同。

甚至可能完全不同。

电路中的工作信号通常是用电脉冲表示的数字信号。

这种工作方式的信号，可以表达2种截然不同的现象。

如以有脉冲表示“1”，无脉冲便表示“0”；以“1”表示“真”，则“0”便表示“假”，等等。

反之亦然。

这就是“数字信号”的含义。

所以，“数字量”不是连续变化的量，其大小往往并不改变，但在时间分布上却有着严格的要求，这是数字电路的一个特点。

数字式频率计基于时间或频率的A/D转换原理，并依赖于数字电路技术发展起来的一种新型的数字测量仪器。

由于数字电路的飞速发展，所以，数字频率计的发展也很快。

通常能对频率和时间两种以上的功能数字化测量仪器，称为数字式频率计（通用计数器或数字式技术器）。

在电子测量技术中，频率是一个最基本的参量，对适应晶体振荡器、各种信号发生器、倍频和分频电路的输出信号的频率测量，广播、电视、电讯、微电子技术等现代科学领域。

因此，数字频率计是一种应用很广泛的仪器。

1概述

1.1数字频率计概述

数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。

它是一种用十进制数字显示被测信号频率的数字测量仪器。

它的基本功能是测量正弦信号，方波信号及其他各种单位时间变化的物理量。

在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。

1.2数字频率计的基本原理

频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。

通常情况下计算每秒待测信号的脉冲个数，此时我们称闸门时间为1秒。

闸门时间也可以大于或小于一秒。

闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。

闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。

数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。

如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。

因此，数字频率计是一种应用很广泛的仪器

电子系统非常广泛的应用领域，到处可见到处理离散信息的数字电路。

数字电路制造工业的进步，使得系统设计人员能在更小的空间实现更多的功能，从而提高系统可靠性和速度。

2数字频率计的原理电路的设计

2.1基本设计原理与方案

2.1.1数字频率计的基本设计原理

基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。

它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量。

所谓“频率”，就是周期性信号在单位时间（1s）变化的次数。

若在一定时间间隔T测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。

其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率fx。

时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确地等于1s。

闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。

秒信号结束时闸门关闭，计数器停止计数。

由于计数器计得的脉冲数N是在1秒时间的累计数，所以被测频率fx=NHz。

2.1.2数字频率计的整体电路设计方案

数字频率计主要由4个基本单元组成：

可控制的计数锁存、译码显示系统、石英晶体振荡器及多级分频系统、带衰减器的放大整形系统和闸门电路。

该原理电路我们将设计4个基本单元电路，而后利用四个基本单元电路绘制整机框图，画出总电路图，并且对电路图进行原理分析，利用Multisim、Protel软件进行绘制原理图和仿真模拟实验现象，记录调试分析的结果。

2.2单元电路的设计和元器件的选择

数字频率计的原理框图如图11-1-1所示。

他主要由5个模块组成，分别是：

脉冲发生器电路、测频控制信号发生器电路、计数模块电路、锁存器、译码驱动电路。

当系统正常工作时，脉冲发生器提供的1Hz的输入信号，经过测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。

在数码显示管上可以看到计数结果。

2.2.1放大整形电路

放大整形电路由晶体管9014和74LS00等组成。

其中9014组成放大器将输

频率为

的周期信号如正弦波三角波等进行放大。

与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。

由于输入的信号幅度是不确定、可能很大也有可能很小，这样对于输入信号的测量就不方便了，过大可能会把器件烧毁，过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换、放大限幅和整形，信号调理部分电路具体实现电路原理图和参数如图1所示：

图1—放大整形电路图

2.2.2石英晶体振荡器

（1）石英晶体振荡器原理

若在晶片的两个极板间加一电场，会使晶体产生机械变形；反之若在极板间施加机械力，又会在相应的方向上产生电场，这种现象称为压电效应。

如在极板间所加的是交变电压，就会产生机械变形振动，同时机械变形振动又会产生交变电场。

一般来说，这种机械振动的振幅是比较小的，其振动频率则是很稳定的。

但当外加交变电压的频率与晶片的固有频率（决定于晶片的尺寸）相等时，机械振动的幅度将急剧增加，这种现象称为压电谐振，因此石英晶体又称为石英晶体谐振器。

（2）石英晶体振荡器的电路图

石英晶体具有优越的选频性能。

将石英晶体引入普通多谐振荡器就能构成具有较高频率稳定性的石英晶体多谐振荡器。

我们知道，普通多谐振荡器是一种矩形波发生器，上电后输出频率为

的矩形波。

根据傅里叶分析理论，频率为

的矩形波可以分解成无穷多个正弦波分量，正弦波分量的频率为

（

），如果石英晶体的串联谐振频率为

，那么只有频率为

的正弦波分量可以通过石英晶体（第

个正弦波分量，

），形成正反馈，而其它正弦波分量无法通过石英晶体。

频率为

的正弦波分量被反相器转换成频率为

矩形波。

因为石英晶体多谐振荡器的振荡频率仅仅取决于石英晶体本身的参数，所以对石英晶体以外的电路元件要求不高。

用反相器与石英晶体构成的振荡电路如图2所示。

利用二个非门U1A、U2A自我回馈，使它们工作在线性状态，然后利用石英晶体JU来控制振荡频率，同时利用电容C1来作为二个非门之间的耦合，二个非门输入和输出之间并接的电阻R1和R2作为负反馈组件用，由于回馈电阻很小，可以近似认为非门的输入和输出的压降相等。

电容C2是为了防止寄生振荡。

例如：

电路中的石英晶振频率是4MHZ，则电路的输出频率为4MHZ。

图2---石英晶体振荡电路

2.2.3分频器

由于石英晶体振荡器产生的频率很高，要得到秒脉冲，就需要分频电路。

例如，振荡器输出4MHZ的信号，通过D触发器（74LS74）（图3）进行4分频变成1MHZ，然后送到10分频计数器（74LS90，该计数器可以用8421码制，也可以用5421码制），经过六次10分频而获得1HZ的方波信号作为秒脉冲信号。

图3---74LS74四分频电路

图4---分频器输出波形

2.2.4闸门电路与逻辑控制电路

（1）闸门电路

闸门电路的作用是控制计数器的输入脉冲。

是由与门组成，该电路有二个输入端和一个输出端，输入端的一端接门控信号，另一端接整形后的被测方波信号。

当标准时间信号（1s正脉冲）来到时，闸门开通，即门控信号为高电平“1”时，此时被测信号的脉冲通过闸门进入计数器计数；而门控信号为低电平“0”时，闸门关闭，计数器无时钟脉冲输入。

可见，门控信号的宽度一定时，闸门的输出值正比于被测信号的频率，通过计数显示系统把闸门的输出结果显示出来，就可以得到被测信号的频率。

（2）逻辑控制电路

在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信E，脉冲信号和清零信号可由双单稳态触发器74LS123产生，它们的脉冲宽度由电路的时间常数决定。

根据tw=0.7Rext×Cext可以计算出各个参数。

这样当脉冲从74221的1脚输入可以产生锁存信号和清零信号，其要求刚好满足D和E的要求。

当手动开关S按下时，计数器清零。

由二块74221芯片组成的逻辑控制电路

2.2.5脉冲形成电路

（1）电路原理及电路图

脉冲形成电路的作用是将输入的周期性信号，如正弦波、三角波或者其他呈周期性变化的波形变换成脉冲波，其周期不变。

将其他波形变换成脉冲波的电路有很多种，如施密特触发器、单稳态触发器、比较器等，采用集成555构成的单稳态触发器，电路如图5所示。

图5---集成555芯片构成的单稳态触发电路及仿真结果

（2）仿真结果分析及结论

仿真结果分析及其结论：

555定时器构成的单稳态触发器是负脉冲触发的单稳态触发器，稳态时输出为低电平，暂稳态时输出为高电平，且其在暂稳态维持时间仅与电路本身的参数R、C有关，与外界触发脉冲的幅值和宽度有关。

2.2.6时基电路

此电路由555定时器组成一个多谐振荡器，要求产生一个标准信号（高电平持续时间为1s），振荡器的频率f=1/（t1+t2）=0.8Hz，其中t1=1S，t2=0.25S由公式t1=0.7（R1+R2C）和t2=0.7R2C因此，我们可以计算出各个参数通过计算确定了R1取47K欧姆，R2取39K欧姆，电容取10μF。

再加入一个100K的可变电阻，来改变电路占空比。

这样我们得到了比较稳定的脉冲。

如图6所示。

图6---时基电路

2.2.7锁存器

锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳地显示此时计数器的值。

1s计数时间结束时，逻辑控制电路发出锁存信号IV，将些时计数器的值送译码显示器。

选用两个8位锁存器74LS273可以完成上述功能。

当锁存信号CP的正跳变来到时，锁存的输出等于输入，从而将计数器的输出值送到锁存器的输出端。

高电平结束后，无论D为何值，输出端的状态仍保持原来的状态不变。

所以在计数期间，计数器的输出不会送到译码显示器.电路连接图如图7所示。

图7---锁存器连接电路图

2.2.8计数器

计数器是按十进制计数的。

需要注意的是，如果在系统中不接锁存器，则显示器上的显示数字就会随计数器的状态不停变化，只有在计数器停止计数时，显示器上显示的数字才能稳定，所以，计数器后面必须接入锁存器。

计数器的作用是对输入脉冲计数。

根据设计要求，最高测量频率为9999Hz，应采用4位十进制计数器。

可以选用现成的用74LS90芯片集成的10进制计数器（如图8所示）。

图8---74LS90芯片集成的十进制计数器

2.2.9译码器与显示器

（1）译码器

本设计采用的是由74LS48芯片集成的译码器（图9）。

图9---74LS48芯片集成的译码器电路图

（2）显示系统

发光二极管（LED）由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件（半导体显示器）。

分段式显示器（LED数码管）由7条线段围成8字型，每一段包含一个发光二极管。

外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。

只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。

LED数码管有共阳、共阴之分。

图10（a）是共阴式LED数码管的原理图，图10（b）是其表示符号。

使用时，公共阴极接地，7个阳极a~g由74LS48集成的七段译码器来驱动（控制），如图10（c）所示。

图10---数字显示译码器

2.3数字频率计的完整电路图及基本原理

（1）数字频率计完整电路图

数字频率计由4个基本单元组成；可控制的计数锁存、译码显示系统，石英晶体振荡器及多级分频系统，带衰减器的放大整形系统和闸门电路。

经过前面章节的分析设计，得出数字频率计的完整电路图（图11）如下。

图11---数字频率计完整电路图

（2）数字频率计测周期的基本原理

当被测信号的频率较低时，采用直接测频方法由量化误差引起的测频误差太大，为了提高测低频时的准确度，应先测周期Tx，然后计算fx=1/Tx。

被测信号经放大整形电路变成方波，加到门控电路产生闸门信号，如Tx=10ms，在此期间，周期为Ts的标准脉冲通过闸门进入计数器。

若Ts=1us，则计数器计得的脉冲数N=Tx/Ts=10000个。

若以毫秒（ms）为单位，则显示器上的读书为10.000。

以上分析可见，频率计测周期的基本原理正好与测频相反，即被测信号用来控制闸门电路的开通与关闭，标准时基信号作为计数脉冲。

3仿真结果分析

3.1