MSP430F5XX中文翻译第三章UCS.docx

MSP430F5XX中文翻译第三章UCS.docx

《MSP430F5XX中文翻译第三章UCS.docx》由会员分享，可在线阅读，更多相关《MSP430F5XX中文翻译第三章UCS.docx（26页珍藏版）》请在冰豆网上搜索。

MSP430F5XX中文翻译第三章UCS

第3章

标准时钟系统

标准时钟系统可以为器件提供各种需要的时钟信号。

本章主要讲述如何根据需要对标准时钟系统进行配置。

目录

3.1时钟系统介绍

3.2UCS操作模式

3.3MODSOC操作

3.4UCS模块寄存器

3.1时钟系统介绍

UCS模块是一个低成本低功耗的时钟系统。

包含有三个内部时钟信号，用户可以自行配置，得到性能和功耗的最佳平衡点。

UCS软件配置后，只需要外部一两个晶振或者电阻，而不需要其他的任何器件。

UCS模块最多含有5个时钟源：

●XT1CLK：

低频/高频振荡器，可以使用低频32768HZ钟振、标准晶振、外部振荡器或者通过外部输入源输入4MHZ~32MHZ时钟。

XT1CLK可以作为内部FLL模块的参考时钟，有些器件只支持外部的低频晶振，具体可参考数据手册。

●VLOCLK：

内部低功耗，低频振荡器。

典型值为10KHZ。

●REFOCLK：

内部低频振荡器，典型值为32768HZ，作为FLL基准时钟源。

●DCOCLK：

内部数字控制振荡器（DCO）可以通过FLL来稳定。

●XT2CLK：

可选择的高频振荡器，可以使用标准晶振，振荡器或者外部时钟源输入4MHZ~32MHZ。

UCS模块可以提供三个时钟信号：

●ACLK：

辅助时钟。

ACLK可由软件选择来自于XT1CLK，REFOCLK，VLOCLK，DCOCLK，DCOCLKDIV，和XT2CLK（如果可以用）。

DCOCLKDIV为DCOCLK在FLL模块中通过1、2、4、8、19、32分频后得到的频率。

ACLK可由软件配置位各个模块的时钟信号。

ACLK可由1、2、4、8、16、32分频后使用。

ACLK/n是ACLK经1、2、4、8、16、32分频后通过IO口输出作为外部电路使用。

●MCLK：

系统主时钟。

MCLK可由软件选择来自于XT1CLK，REFOCLK，VLOCLK，DCOCLK，DCOCLKDIV，XT2CLK（如果可以用）。

DCOCLKDIV为DCOCLK在FLL模块中通过1、2、4、8、19、32分频后得到的频率。

MCLK可以通过1、2、4、8、16、32分频后使用。

MCLK可以作为CPU和系统时钟。

●SMCLK：

子系统主时钟。

SMCLK可由软件选择来自于XT1CLK，REFOCLK，VLOCLK，DCOCLK，DCOCLKDIV，XT2CLK（如果可以用）。

DCOCLKDIV为DCOCLK在FLL模块中通过1、2、4、8、19、32分频后得到的频率。

SMCLK可以通过1、2、4、8、16、32分频后使用。

SMCLK主要用于高速外围模块。

UCS模块图如下图3-1所示：

图3-1标准系统时钟框图

3.2UCS操作模式

PUC信号后，UCS默认的配置模式如下所示：

●XT1为LF模式，作为XT1CLK时钟源。

ACLK来自于XT1CLK。

●DCOCLKDIV作为MCLK

●DCOCLKDIV作为SMCLK

●FLL模块使能。

FLL基准时钟（FLLREFCLK）来自XT1CLK

●XIN和XOUT管脚为普通IO口，XT1保持禁止直到将I/O口配置为XT1模式

●XT2IN和XT2OUT脚作为普通IO口，XT2禁止。

如上所示，FLL和XT1默认为启用状态。

因为晶振管脚XIN，XOUT和普通I/O口复用。

所以要使能XT1，就必须将与XT1引脚对应的PSEL位置位。

当32768HZ晶振作为XT1CLK时钟时，因为XT1不会立即稳定（参考3.2.12节），所以晶振失效标志位是置位的，这时系统会让REFOCLK作为ACLK的时钟源。

一旦晶振启动并稳定，ACLK将取自外部的32768HZ晶振，FLL将使MCLK和SMCLK稳定为1.047586MHZ和Fdco=2.097152MHZ。

（上电后FLLD默认为2）

状态寄存器SCG0，SCG1，OSCOFF和CPUOFF配置MSP430工作模式，也可以使能和禁止UCS模块功能（参考系统复位、中断和操作模式章节）。

寄存器UCSCTL0~8用来配置UCS模块。

UCS模块可以在软件执行过程中的任何需要的时候进行配置和修改配置。

3.2.1UCS模块的超低功耗应用

在采用电池供电的系统应用中有一些矛盾：

●为了保持长时间工作或降低功耗而采用低频时钟

●快速的时钟有快速的响应能力和大的数据处理吞吐量

●适应多种工作温度和电压的稳定时钟

●不需要校准系统的低成本时钟应用

UCS模块允许用户选择现有的3个时钟信号ACLK，MCLK，SMCLK，从而解决上述相对矛盾的问题。

3个时钟信号可以来自任何有效的时钟源（XT1CLK，VLOCLK，REFOCLK，或者XT2CLK），给系统带来非常灵活的选择时钟。

3.2.2内部超低频振荡器（VLO）

内部VLO能够提供典型10k的振荡频率（具体参数见数据手册），而不需要外接任何晶振。

VLO可以对时钟精确要求不高的的应用提供低成本和超低功耗的时钟源。

VLO可以通过设置SELA=1、SELM=1、SELS=1作为ACLK、SMCLK、MCLK的时钟源。

3.2.2内部参考时钟（REFO）

内部参考时钟可以在没有外部晶振，对成本又比较敏感的场合得到很好的应用。

内部参考振荡器可以产生一个比较稳定的频率，其典型值为32768Hz，他可以用作FLLREFCLK。

REFOCL和FLL相结合可为系统提供灵活可变的时钟，而不需要外接晶振。

REFO在不使用时，不消耗任何功耗。

REFO在以下配置时有效：

●在活动模式或LPM0~3模式下时，REFO作为ACLK的时钟源（SELA=2）；（OSCOFF=0）

●在活动模式下REFO作为MCLK的时钟源（SELM=2）；（CPUOFF=0）

●在活动模式下或LPM0~1模式下时，REFO作为SMCLK的时钟源（SELS=2））；（SMCLKOFF=0）

●REFO作为FLLREFCLK（SELREF=2）时钟源并且在活动模式及LPM0~3模式下DCO作为ACLK的时钟源（SELA=3，4）；（OSCOFF=0）

●REFO作为FLLREFCLK（SELREF=2）时钟源并且在活动模式下DCO作为MCLK的时钟源（SELA=3，4）；（CPUOFF=0）

●REFO作为FLLREFCLK（SELREF=2）时钟源并且在活动模式及LPM0~1模式下DCO作为SMCLK的时钟源（SELA=3，4）；（SMCLKOFF=0）

3.2.4晶振XT1

XT1工作在低频模式时（XTS=0），提供支持32768HZ时钟的超低功耗模式。

晶振连接不需要任何其他外围器件而直接诶连接到XIN和XOUT。

在LF模式下XCAP为XT1晶振配置的内部负载电容，负载电容可以由软件编程选择2pF，6pF，9pF，12pF（典型值）。

也可以根据需要增加外接电容。

在一些设备中当XT1选择HF模式时（XTS=1）也支持高频晶振或者振荡器。

高频晶振或振荡器连接到XIN和XOUT引脚，需要在两个端口配置电容。

电容的大小需要根据晶振或者振荡器的特性来选择。

LF模式下可以通过设置XT1DRIVE来提高XT1驱动。

在上电时，XT1以最大的驱动能力来快速可靠启动。

如果需要，用户可以降低驱动能力以降低功耗。

在高频模式时也可以配置XT1DRIVE来适应不同的晶振或振荡器。

无论是在LF/HF模式下，都可以通过配置XT1BYPASS位来使用输入到XT1的外部时钟信号。

当使用外部信号给XT1提供时钟信号时，外部信号的频率必须和选择的工作模式以及数据手册上的参数相符合。

当在BYPASS模式时，XT1自动关闭电源。

XT1引脚和普通I/O口是复用。

上电后，XT1默认为LF模式。

但是，XT1仍然是禁止的，直到将IO配置成晶振模式功能。

复用IO口的配置由PSEL和XT1BYPASS决定。

选择PSEL位将使X1IN和X1OUT端口被配置成XT1模式。

如果XT1BYPASS置位，XT1将配置成支路模式。

在支路模式下，外部时钟由XIN输入，XOUT可以配置成普通IO口，这时与XOUT相对应的PxSEL位可以不用关心。

如果与XIN对应的PxSEL位清零，XIN和XOUT都将配置为普通IO口，XT1将禁止。

以下情况是XT1是允许的：

●在活动模式或LPM0~3模式下时，XT1作为ACLK的时钟源（SELA=0）；（OSCOFF=0）

●在活动模式下XT1作为MCLK的时钟源（SELM=0）；（CPUOFF=0）

●在活动模式下或LPM0~1模式下时，XT1作为SMCLK的时钟源（SELS=0）；（SMCLKOFF=0）

●XT1作为FLLREFCLK（SELREF=2）时钟源并且在活动模式及LPM0~3模式下DCO作为ACLK的时钟源（SELA=3，4）；（OSCOFF=0）

●XT1作为FLLREFCLK（SELREF=0）时钟源并且在活动模式下DCO作为MCLK的时钟源（SELA=3，4）；（CPUOFF=0）

●XT1作为FLLREFCLK（SELREF=0）时钟源并且在活动模式及LPM0~1模式下DCO作为SMCLK的时钟源（SELA=3，4）；（SMCLKOFF=0）

●XT1OFF=0，在活动模式及LPM0~4模式下

3.2.4晶振XT2

某些器件有第二个晶振XT2，XT2的特性和XT1的高频模式相同。

XT2DRIVE位用来选择XT2的频率范围？

？

？

（应该是驱动能力吧）。

当置位XT2BYPASS，XT2可以由外部时钟源通过XIN脚输入。

使用外部输入频率时，外部频率必须符合数据手册中XT2相关参数的规定。

XT2管脚和普通I/O口复用。

上电后，默认为XT2模式。

但是，XT2仍然是禁止的直到和XT2复用的管脚配置成XT2模式时才有效。

复用IO口的配置由与XT2对应的PSEL位和XT2BYPASS位来确定。

设置对应的PSEL位将XT2IN和XT2OUT配置成XT2功能。

如果XT2BYPASS被置位，XT2将配置成旁路模式，在旁路模式下，XT2IN可以由外部振荡器输入，XT2OUT可配置成普通I/O口这时相应的PxSEL位可以不用关心。

如过清除与XT2IN对应的PxSEL位，XT2和XT2OUT管脚都被配置成普通I/O口，并且XT2将被禁止。

以下情况是XT2是允许的：

●在活动模式或LPM0~3模式下时，XT2作为ACLK的时钟源（SELA=5，6，7）；（OSCOFF=0）

●在活动模式下XT2作为MCLK的时钟源（SELM=5，6，7）；（CPUOFF=0）

●在活动模式下或LPM0~1模式下时，XT2作为SMCLK的时钟源（SELS=5，6，7）；（SMCLKOFF=0）

●XT2作为FLLREFCLK（SELREF=5，6）时钟源并且在活动模式及LPM0~3模式下DCO作为ACLK的时钟源（SELA=3，4）；（OSCOFF=0）

●XT2作为FLLREFCLK（SELREF=5，6）时钟源并且在活动模式下DCO作为MCLK的时钟源（SELA=3，4）；（CPUOFF=0）

●XT2作为FLLREFCLK（SELREF=5，6）时钟源并且在活动模式及LPM0~1模式下DCO作为SMCLK的时钟源（SELA=3，4）；（SMCLKOFF=0）

●XT2OFF=0，在活动模式及LPM0~4模式下

3.2.5数字控制振荡器（DCO）

DCO是内部集成的数字频率振荡器。

DCO频率可以通过配置DCORSEL、DCO和MOD位来调整。

DCO频率可以通过选择FLL的频率（FLLRENCLK/N）来使其稳定。

SELREF位用来选择FLL不同的校准频率时钟源。

校准频率时钟源包含有XT1、REFOCLK或者XT2CLK（如果可以用）。

N的值由FLLRENDIVX（n=1，2，4，8，12，16）定义。

默认N=1。

假设不需要FLL功能时，FLLREFCLK也不需要了，这时可以通过设置SELREF={7}来禁止FLL功能。

FLLD值配置FLL分频器的值，D可以选择1，2，4，8，16，32。

默认情况下D=2，这时DCOCLKDIV作为MCLK和SMCLK的输入源，时钟频率为DCOCLK/2。

分频因子（N+1）和分频值D定义了DCOCLK和DCOCLKDIV的频率这里N>2。

当N=0分频值设置为2。

fDCOCLK=D*（N+1）*（fFLLRENCLK/n）

fDCOCLK=（N+1）*（fFLLRENCLK/n）

3.2.6.1DCO的频率调整

默认情况下，FLL功能是允许的。

可以通过置位SCG0或SCG1来禁止FLL。

一旦FLL被禁止，DCO将在当前的寄存器UCSCTL0和UCSCTL1模式下继续工作，当然也可以根据需要调整这2个寄存器来设置DCO的工作频率。

在FLL工作的时候，DCO的频率将由FLL来稳定，寄存器UCSCTL0和UCSCTL1的值将由硬件自动调整。

PUC信号后，DCORSELx={2}、DCOx={0}。

MCLK和SMCLK来源于DCOCLKDIV。

由于CPU执行代码的时钟来自MCLK，而MCLK是由DCO提供的，所以从PUC信号到执行程序的时间可小于5us。

DCOCLK频率设置符合一下要求：

1、设置DCORSELx这三位可以选择8个DCO频率范围。

这些范围可以参考具体的数据手册表。

2、5位的DCO用来在DCORSEL的32个频率级别中选择，相邻两个的频率相差8%。

3、5位的MOD用于控制在DCO中的32个频率中选择切换两种频率。

如果DCO=31，表示DCO已经选择最高频率，此时不能利用MOD进行频率调整。

3.2.7锁频环（FLL）

锁频环不断的增加或者减少频率积分器的值。

驱动DCO频率积分器的输出可以通过寄存器UCSCTL0,UCSCTL1（MODx和DCOx位）读出。

计数器的值可以用fFLLREFCLK/n（n=1,2,4,8,12,or16）加调整或者用fDCOCLK/（D*（N+1））减调整。

注意：

读MOD和DCO

积分器通过DCOCLK可能出现的不同频来更新MCLK。

立即读先前写入的值，用户可能不能读不出，因为自更新调制器没有发生。

这是正常的。

一旦调制器在更新下次的连续DCOCLK，才能读出正确的值。

另外，MCLK可以异步的通过积分更新，在这种情况下读数可能导致一个错误的值。

在这种情形下，需要使用多数表决法。

5位积分器位（UCSCTL0.8~UCSCTL0.12）用于设置32个级别的DCO频率。

后面的频率大约比前面的频率级别相差约8%。

调制器混合两个相邻的DCO频率来产生分数级数。

对于给定DCO偏差范围设定，时间必须允许DCO。

（n*32）fFLLREFCLK。

N值由FLLREFDIVX（1，2，4，8，12，16）定义

3.2.8DCO调制器

调制器混合两个DCO频率，在fDCO和fDCO+1之间产生一个有效的混合频率并提高时钟驱动能力，减少电磁干扰。

调制器通过配置MOD位在32个时钟周期中混合fDCO和fDCO+1。

当MOD={0}时调制器关闭。

调制器混合公式如下

T=（32-MOD）*tDCO+MOD*tDCO+1

调制器的操作如图3-2所示：

当FLL模块使能，调制器的设置和DCO由FLL硬件自动控制。

如果FLL关闭，调制器设置和DCO由软件配置。

图3-2调制模式

3.2.9禁止FLL硬件和调制器

当状态寄存器SCG0和SCG1置位时，FLL模块禁止。

当FLL模块禁止时，DCO将在先前设置的模式下运行，DCOCLK没有自动稳定功能。

当DISMOD置位时，DCO调制器禁止。

当DCO调制器禁止时，DCOCLK只能由DCOX位来调整。

注意：

当FLL被停止后，DCO仍然可以在当前的设置下运行。

但是由于FLL不再工作了，所以温度电压的变换将影响DCO的频率。

请参考数据手册的温度和电压参数，以确保可靠的运行。

3.2.10FLL低功耗模式

当SCG1、CPUOFF、OSCOFF位置位时，中断服务程序可以清除除SCG0外的这些标志位。

也就是说，当从LPM1、2、3、4进入中断服务程序后，FLL仍然关闭，此时DCO工作在先前的UCSCTL0和UCSCTL1寄存器设置模式下。

如果需要运行FLL，SCG0位必须由用户软件清除。

3.2.11低功耗运行模式，被外部模块请求

不管在任何模式下，外部模块的正常操作都可以可以从UCS模式请求时钟信号。

如图3.3所示。

外围模块可以控制三个时钟请求信号中的一个来获得时钟ACLK_REQ、MCLK_REQ、SMCLK_REQ。

这个请求信号依赖于时钟配合和相应模块的时钟选择。

例如：

如果定时器选择了ACLK作为时钟源，只要定时器允许，ACLK_REQ信号就一直有效并向UCS申请时钟，而UCS则不管当前是在什么LPM低功耗模式都会输出ACLK信号。

任何从模块来的时钟请求信号将优先与时钟关闭信号，但是请求信号并不能清除时钟关闭位。

例如，在OSCOFF=1的情况下，有外围模块请求ACLK信号，这时外围模块将生产一个ACLK_REQ信号，此时OSCOFF位无效，因此外围模块可以适应ACLK信号，但是OSCOFF位将一直置位。

如果请求的时钟是关闭的，此时将会产生一个软件NMI事件。

按前面的例子，如果ACLK从XT1来，并且XT1是关闭的，此时将产生一个晶振失效标志，并且需要软件来处理这个事件。

但是对于看门狗来说，出于安全性的考虑，如果先前选择的时钟源不能用，将自动选择VLO作为时钟源。

由于有时钟请求信号的特殊性存在，所以在使用进入低功耗模式时要特别小心。

虽然选择了低功耗模式，但仍有可能由于有时钟请求信号的存在而造成功耗消耗比数据手册中定义的功耗大。

图3-3模块请求时钟系统

3.2.12UCS失效安全运行模式

UCS中模块包含有晶振失效保护的功能。

这个功能可以检测XT1、DCO、XT2的振荡器失效。

如图3-4所示。

失效的条件有：

1XT1的LF模式下低频晶振失效（XT1LFOFFG）

2XT1的HF模式下高频晶振失效（XT1HFOFFG）

3XT2高频晶振失效（XT2OFFG）

4DCO失效标志（DCOFFG）

当相应的晶振功能打开后，如果不能正常运行则XT1LFOFFG、XT1HFOFFG和XT2OFFG标志位将置位。

一旦置位，失效标志位将一直置位直到失效条件消失。

如果用户清除了失效标志位，但失效条件却依然存在的话，失效标志位仍会被硬件自动置位

当XT1选择LF模式并作为FLL的基准信号源时，XT1的失效后FLL的基准信号源FLLREFCLK将自动切换成REFO，同时XT1LFOFFG置位。

当XT1工作在HF模式并作为FLL的基准信号源，XT1失效后，将没有FLLREFCLK信号输入，在试图锁定锁定FLLREFCLK和DCOCLK/（D*[N+1]）时，FLL计数将为零。

DCO到最低频率位置（DCO被清除），DCOFFG置位。

如果DCO倍频器的N值过高，使DCO频率过高，DCOOFF也会被置位。

DCOFFG不会自动清除，必须由用户清除。

如果用户清除DCOFFG但是失效条件依然存在，DCOFFG将再次置位。

当使用XT2作为FLL的基准信号源时，晶振失效后的状态也是如此。

在POR信号后，晶振失效中断标志位OFIFG是置位的，如果XT1LFOFFG、XT1HFOFFG,、XT2OFFG,或者DCOFFG有一个任何一个失效标志位置位那么OFIFG就将一直置位。

如果OFIFG置位，并且OFIE置位，OFIFG将触发一个不可屏蔽中断。

当中断服务程序被响应之后，在以前的MSP430系列中OFIE是不会自动复位的，用户需要软件清除。

在5x系列中则没有这一要求，因为NMI的进入和返回电路已经除去了该设计。

但是OFIFG还是必须由用户软件清除，具体是那个时钟源失效引发的OFIFG置位，则可以检查相应的个时钟失效标志位。

如果检测到MCLK时钟源晶振失效，MCLK将自动切换到DCO时钟（DCOCLKDIV）作为所有的时钟源（除XT1的低频模式）。

如果MCLK来至于低频模式的XT1，晶振失效将使MCLK自动切换到REFO。

但不会改变SELM位的状态，这种状况须由用户软件来处理。

如果检测到SMCLK时钟失效，SMCLK将自动切换到DCO时钟（DCOCLKDIV）作为所有的时钟源（除XT1的低频模式）。

如果SMCLK来自于低频模式的XT1，晶振失效将使SMCLK自动切换到REFO。

这也会改变SELS位的状态，这种状况也须由用户软件处理。

如果检测ACLK时钟失效，ACLK将自动切换到DCO时钟（DCOCLKDIV）作为所有的时钟源（除XT1的低频模式）。

如果ACLK来自于低频模式的XT1，晶振失效将使ACLK自动切换到REFO。

这也同样不会改变SELA位状态，这种状况同样须由用户软件处理。

图3-4晶振失效逻辑

注意：

晶振失效期间DCO的活动状态

DCOCLKDIV时钟即使在DCO工作在最小的阶步下仍是活动的。

这个时钟信号足以驱动CPU去执行程序代码或者在发生不可屏蔽中断的时候响应中断服务程序。

注意：

失效条件

DCO失效：

UCSCTL0寄存器内的DCOx位的值等于0或者31的时候，DCO失效标志位DCOFFG就会置位。

XT1的低频晶振失效：

当低频晶振停止工作的时候LF晶振失效标志就会置位，在晶振恢复工作正常之后该位会自动复位。

当失效条件存在的时候，XT1LFOFFG就会一直处在置位状态，即使软件把该位清零，硬件也会重新置位。

XT1的高频晶振失效：

当高频晶振停止工作的时候HF晶振失效标志就会置位，在晶振恢复工作正常之后该位会自动复位。

当失效条件存在的时候，XT1HFOFFG就会一直处在置位状态，即使软件把该位清零，硬件也会重新置位。

XT2晶振失效：

当XT2停止工作的时候XT2晶振失效标志就会置位，在晶振恢复工作正常之后该位会自动复位。

当失效条件存在的时候，XT2OFFG就会一直处在置位状态，即使软件把该位清零，硬件也会重新置位。

注意：

失效逻辑

注意如果失效状态一直存在，则OFIGF将一直置位。

用户应用系统在清除OFIFG位的时候应小心。

当清除该位后，OFIGF再也没有置位了，时钟逻辑电路将切换回失效状态前的用户配置。

注意：

失效逻辑计数器

每一个晶振失效电路都有一个硬件计数器，这个计数器都能被相应的失效逻辑电路来复位，并能产生失效标志，当失效状态清除后计数器将一直计数，当到达最大计数值时，失效标志也被清除。

当XT1在低频模式下时，最大的计数值是8192。

当XT1在高频模式时（或者XT2有效时）的最大计数值为1024。

在旁路模式下，不管是在高频还是低频模式下，最大计数值都是8192。

3.2.13时钟信号的同步

当把MCLK或者SMCLK从一个时钟源切换到另一个时钟源时。

切换过程会有一个同步动作来避免出现时间竞争现象。

如图3.5所示。

在时钟源切换命令发生之后：

当前时钟一直有效直到下一个上升沿开始。

时钟一直持续到新时钟源的第2个上升沿跳变。

新的时钟源确立并继续维持一个高电平。

图3-5将MCLK从DCOCLK改变为ACLK

3.3MODOSC操作

UCS模块还有一个内部的振荡器（MODOSC）。

它主要给FLASH模块控制器或其他任意需要的模块提供时钟。

MODOSC的时钟来自MODCLK。

为了节省功耗，不需要时MODOSC是关闭的，只有需要的时候才使能。

当模块请求MODOSCCLK时，MODOSC才会激活。

MODOSC的允许依赖于有条件或无条件的请求。

当MODOSCREQEN置位时，只有有模块请求信号时才