ARM体系结构入门基础.docx
《ARM体系结构入门基础.docx》由会员分享，可在线阅读，更多相关《ARM体系结构入门基础.docx（47页珍藏版）》请在冰豆网上搜索。
ARM体系结构入门基础
第2章ARM体系结构硅谷芯微技术贡献网址：
本章中，将着眼于ARM9内核、处理器状态与模式、内部寄存器、程序状态寄存器、异常、中断及其向量表和存储系统的学习，这是成为一个应用工程师必备的基础。
本章中程序范例除非特别声明，否则处理器均处于ARM状态，执行字方式的ARM指令。
第2章目录
q1.ARM9TDMI
q2.ARM的模块、内核和功能框图q3.ARM处理器状态q4.ARM处理器模式q5.ARM内部寄存器q6.当前程序状态寄存器
q7.ARM体系的异常、中断及向量表q8.ARM体系的存储系统q9.课后练习
2.1ARM9TDMI
ARM9TDMI是基于ARM体系结构v4版本的高
端ARM核（注意：
核并非芯片，ARM核与其他部件（如RAM、ROM、片内外设）组合在一起才构成现实的芯片）。
ARM9TDMI是从ARM7核发展而来的。
ARM9TDMI后缀的涵义如下：
■T：
支持高密度Thumb指令集扩展；
■D：
支持片上调试；
■M：
支持64位乘法指令；
■I：
带EmbeddedICE硬件仿真功能模块。
ARM9TDMI-S是ARM9TDMI的可综合
（synthesizable）版本（软核），对应用工程师来说，除非芯片生产厂商对ARM9TDMI-S进行了裁剪，否则在逻辑上ARM9TDMI-S与ARM9IDMI没有太大区别，其编程模型与ARM7TDMI一致。
•2.1.1存储器的字与半字
（1）
ARM处理器使用了冯·诺依曼（vonNeumann）结构，提供单一的主存接口。
比如ARM7处理器就是标准的冯·诺依曼（vonNeumann）结构。
而ARM9处理器的CPU/MMU/CACHE系统是指令和数据分开的,不过通常也还是提供单一的主存接口，因此ARM9处理器也可以看成是哈佛（Harvard）结构。
从大的方面讲，无论哪种ARM处理器结构，都可以看成是是冯·诺依曼（vonNeumann）结构，指令和数据共用一条32位总线，因此只有装载、存储和交换指令可以对存储器中的数据进行访问。
ARM处理器直接支持8位字节、16位半字或者32位字的数据类型。
其中，以能被4整除的地址开始连续的4个字节构成1个字，字的数据类型为4个连续的字节。
从偶数地址开始连续的2个字节构成一个半字，半字的数据类型为2个连续的字节。
ARM指令的长度刚好是1个字，Thumb指令的长度刚好是一个半字。
•2.1.1存储器的字与半字
（2）
如果一个数据是以字方式存储的，那么它就是字对齐的，否则就是非字对齐的。
如果一个数据是以半字方式存储的，那么它就是半字对齐的，否则就是非半字对齐的，半字与字对齐的实际情况见表2.1。
表2.1半字与字对
齐
•2.1.1存储器的字与半字（3）
注意：
ARM处理器直接支持对齐的半字或字数据的存取，也就是可以使用一条相应的指令来实现对应操作（详见第三章）。
如果访问非对齐的半字或字数据，将需要多条指令组合才能实现对应的操作，这对程序的执行效率影响较大。
因此，在C语言编程中，定义的多字节变量或结构体，最好使其为对齐存放。
•2.1.25级流水线
（1）
ARM处理器使用流水线来增加处理指令流的速度，这样可使几个操作同时进行，并使处理和存储器之间的操作更加流畅、连续，能提供1.1MIPS/MHz的指令执行速度。
相比ARM7（3级流水线），ARM9增加了2个功能部件分别访问存储器并写回结果，且将读寄存器的操作转移到译码部件上，使流水线各部件在功能上更平衡。
5级流水线如图2.1所示（其中PC为程序计数器），流水线使用5个阶段，因此指令分为5个阶段执行。
■取指：
从存储器装载一条指令；
■译码：
识别将要被执行的指令；
■执行：
处理指令，产生ALU运算结果或产生存储器地址（对于存储器访问指令来讲）；
■访存：
访问数据存储器；
■回写：
将执行结果写回寄存器。
•2.1.25级流水线
（2）图2.1ARM9的5级指令流水线
ARM
PC
PC-4
PC-8
PC-12
PC-16ThumbPCPC-2PC-4PC-6PC-8从存储器取出指令对指令使用的寄存器进行译码，并从从寄存器组只能感读出寄存器产生ALU运算结果或产生存储器地址（对于存储器访问指令来讲）访问存储器将执行结果写回到寄存器
•2.1.25级流水线（3）
在传统的80C51单片机中，处理器只有完成一条指令的读取和执行后，才会开始下一条指令的处理所以PC总是指向正在“执行”的指令。
而ARM9处理器采用5级流水线，具有5个工位，将指令的处理分为5个阶段，分别是取指、译码、执行、访存和回写。
因此ARM“正在执行”第3条指令的同时对第4条指令进行译码，将第5条指令从存储器中取出，对第2条指令完成访存操作，对
第1条指令完成回写操作。
那么一条ARM9流水线只有在取第6条指令的时，第一条指令才算完成执行。
也就是说，在流水线中同时存在5条指令，它们分别处于不同的处理阶段。
下面用图2.2来进一步阐述5级流水线的处理机制，这样更加形象和具体。
该图反映了处理器处于第三个周期时的PC指向。
在执行“指令1”的同时对“指令2”进行译码，并将“指令3”从存储器中取出。
也就是说当“指令1”
•2.1.25级流水线（4）
完成执行时，才开始对“指令4”的取指处理。
由此可见，与PC有关的阶段只有取指、译码和执行，即执行PC-8处的指令的同时，对PC-4处的指令进行译码操作，对PC处的指令进行取指操作。
而访存与回写则与PC无关。
图2.2ARM9的5级最佳流水线指令执行顺序
指令1指令2指令3指令4
PC-8PC-4PCPC+4
时钟
•2.1.25级流水线（5）
无论处理器处于何种状态，程序计数器R15（即PC）总是指向“正在取指”的指令，而不是指向“正在执行”的指令或正在“译码”的指令。
一般来说，人们习惯性约定将“正在执行的指令作为参考点”，称之为当前第1条指令。
因此，PC总是指向第3条指令，或者说PC总是指向当前正在执行的指令地址再加2条指令的地址。
当处理器处于ARM状态时，每条指令长为4字节，所以PC的值为正在执行的指令地址加8字节，即：
PC值=当前程序执行位置+8字节
当处理器处于Thumb状态时，每条指令长为2字节，所以PC的值为正在执行的指令地址加4字节，即：
PC值=当前程序执行位置+4字节
•2.1.25级流水线（6）
下面通过示例程序来进一步了解实际读取PC时要注意的问题，如程序清单2.1所示：
程序清单2.1PC的读取
0x4000ADDPC,PC,#4；正在被执行的指令，将地址值PC+4写到PC0x4004...；正在被译码的指令
0x4008...；正在被取指的指令，PC=0x40080x400C...；PC+4=0x400C
假设地址0x4000上的ADD指令是处理器“正在执行”的第1条指令，该指令的功能是把PC+4的值放到PC寄存器里（通常用于程序跳转）。
由于PC总是指向第三条指令，即0x4008就是“正在取指”的指令的地址，从而可以得出地址：
PC+4=0x4008+4=0x400C，于是将地址值0x400C写入PC寄存器，千万不要误认为是写入地址值0x4004。
•2.1.25级流水线（7）
注意：
从上面的描述可以发现只有流水线被指令填满时才能发挥最大效能，即每时钟周期完成一条指令的执行（仅指单周期指令）。
如果程序发生跳转，流水线会被清空，这将需要几个时钟才能使流水线再次填满。
因此，尽量少地使用跳转指令可以提高程序执行效率，解决方案就是尽量使用指令的“条件执行功能”，详见第三章。
2.2ARM的模块、内核和功能框图
ARM的模块框图见图2.3，功能框图见图
2.4，内核框图见图2.5。
ARM模块包含了CPU协处理器接口信号、读与写数据总线（WDATA和RDATA）、EmbeddedICE硬件仿真功能模块和片上调试系统等必备的功能。
数据总线上没有双向路径，图2.3对这些作了简化。
如图2.4所示，ARM微处理器与传统的8位单片机相比，在很多地方都有相似之处。
例如，同样也包含了时钟、存储器接口、存储器管理接口、总线控制、仲裁等基本功能模块；所不同的是增加了功能更加强大的协处理器接口、调试接口、同步的EmbeddedICE-RT扫描调试访问接口等。
图2.3ARM模块框图
DBGRNG（0）
DBGRNG
（1）
DBGEXT（0）
DBGEXT
（1）
LOCKWRITE
SIZE[1:
0]PORT[1:
0]TRANS[1:
0]
ADDR[31:
0]
WDATA[31:
0]
RDATA[31:
0]协处理器接口信号
DBGTCKEN
DBGTMS
DBGnTRST
DBGTDI
DBGTDO
图2.4ARM功能框图
时中调式接口
处理器接口
储器管理接口储器接口
步的EmbeddedICE-RT扫描调试访问接口
总
图2.5ARM内核框图
ADDR[31:
0]
CLK
CLKEN
CFGBJGENC
nIRQ
nFIQ
nRESET
ABORT
LOCK
WRITE
SIZE[1:
0]
PROT[1:
0]
TRANS[1:
0]
DBG输出
DBG输入CP控制
CP握手
WDATA[31:
0]RDATA[31:
0]
2.3ARM处理器状态嵌入式系统在某些应用场合对存储成本或空间要求比较苛刻，为了让用户更好地控制代码量，于是设计了2套指令系统，分别为ARM指令集和Thumb指令集。
其中ARM指令集为32位（字）长度，具有最完整的功能；Thumb指令集为16位（半字）长度，能实现ARM指令集的大部分功能。
在功能上可以认为Thumb是ARM指令集的子集（见图2.6），
图2.6两种指令集的关
系
但其却具有极高的代码密度（平均缩减30%的代码量）。
既然ARM处理器共存2种指令集，那么到底何时执行ARM指令集，何时执行Thumb指令集呢？
ARM处理器有2个处理器状态与这2套指令集分别对应。
以“当前程序状态寄存器CPSR”中的控制位T
反映处理器正在操作的状态，即哪种指令集正在执行。
当T=0时，处理器处于ARM状态，执行ARM指令；当T=1时，处理器处于Thumb状态，执行Thumb指令。
由此可见，ARM处理器的2种操作状态分别为：
■ARM状态：
32位，处理器执行字方式的ARM指令，处理器在系统上电时默认为ARM状态；
■Thumb状态：
16位，处理器执行半字方式的Thumb指令。
注意：
ARM和Thumb状态间的切换并不影响处理器模式或寄存器内容。
只有当处理器处于ARM状态时，ARM指令集才有效，反之只能使用Thumb指令集。
当处理器处于Thumb状态，处理器“只能”执行16位的Thumb指令；也就是说，无论处理器处于何种状态，ARM指令集与Thumb指令集不能同时混合使用。
从一个ARM例程调用另一个Thumb例程时，内核必须切换状态，反之亦然。
下面使用BX分支指令将ARM内核的操作状态在ARM和Thumb之间进行切换，见程序清单2.2。
程序清单2.2状态的切换
；从ARM状态切换到Thumb状态
CODE32；下面的指令为ARM指令
LDRR0，=Lable+1；R0的bit0=1，BX自动将CPSR中的T置1BXR0；切换到Thumb状态，并跳转到Lable处执行CODE16；下面的指令为Thumb指令LableMOVR1,#12
；从Thumb状态切换到ARM状态
CODE16；下面的指令为Thumb指令
LDRR0，=Lable；R0的bit0=0，BX自动将CPSR中的T置0BXR0；切换到ARM状态，并跳转到Lable处执行CODE32；下面的指令为ARM指令
LableMOVR1,#10
注意：
BX指令是在程序跳转的同时进行状态切换。
前面提到，在程序发生跳转时流水线会被清空，所以使用BX指令进行状态切换后，流水线中按原来处理器状态进行取指和译码的指令（与当前处理器状态不符的指令）会被清除，也就不会引起处理器的错误。
在第三章会介绍一条可以直接修改CPSR/SPSR寄存器的“MSR—写状态寄存器指令”，通过它来修改T位可以实现状态切换；但是，因为它不会清空流水线，所以这种方法是不安全的。
因此强烈推荐使用BX指令进行安全的状态切换。
2.4ARM处理器模式
ARM处理器共支持7种处理器模式，并以当前程序状态寄存器CPSR中的控制位M[4：
0]反映处理器正在操作的模式，如表2.2所列。
除了用户（user,usr）模式之外的其他6种处理器模式称之为特权
（privileged）模式，它们分别是系统（system,sys）模式和异常模式。
其中，管理（supervisor,svc）模式、中止（abort,abt）模式、未定义（undefined,und）模式、中断（interruptrequest,irq）模式及快速中断（fastinterruptrequest,irq）模式都是异常模式。
只有在特权模式下才允许对当前程序状态寄存器（CPSR）的所有控制位直接进行读/写访问，而在非特权模式下只允许对CPSR的控制位进行间接访问（SWI方式）。
表2.2ARM
处理器模式
•2.4.1异常模式
（1）
管理模式、中止模式、未定义模式、中断模式和快速中断模式这5种处理器模式统称之为异常模式。
通过程序修改CPSR可以进入异常，程序清单2.3就是从系统模式切换到管理模式的示例。
除此之外，也可以在内核对异常或者中断响应时由硬件切换到异常模式。
程序清单2.3从系统模式切换到管理模式MSRCPSR_c,#（NoInt|SVC32Mode）//从系统模式切换到管理模式
注意：
当一个异常发生时，处理器总是切换到ARM状态而非Thumb状态。
•2.4.1异常模式
（2）
每一种异常与处理器的一种模式相对应，一旦应用程序发生特定的异常中断时，处理器便进入相应的异常模式，处理器内核立即跳转到向量表中的某个入口地址，执行相应的处理程序。
与此同时，在每一种异常模式中都有对应的寄存器，供相应的异常处理程序使用，从而可以保证处理器在进入异常模式时，用户模式下的寄存器不被破坏。
究竟何时进入异常模式，具体规定如下：
■处理器复位之后进入管理模式，操作系统内核通常处于管理模式；
■当处理器访问存储器失败时，进入数据访问中止模式；
■当处理器遇到不支持的指令时，进入未定义模式；■中断模式与快速中断模式分别对ARM处理器两种不同级别的中断作出响应。
•2.4.2系统模式
用户模式是程序正常运行的工作模式。
系统模式与用户模式具有完全相同的寄存器，由于系统模式是一种特权模式，因此可以访问所有的系统资源，也可以直接进行处理器模式切换；但系统模式主要供操作系统的任务使用，允许对CPSR进行读/写访问。
通常操作系统的任务需要访问所有的系统资源，有了系统模式，操作系统就可以访问用户模式下相应的寄存器了，而不是使用异常模式下相应的寄存器，这样就可以保证当异常中断发生时任务的状态不被破坏。
注意：
用户模式与系统模式不能由异常进入，也就是说要想进入系统模式，必须通过修改CPSR才能实现，程序清单2.4就是从管理模式切换到系统模式的示例。
程序清单2.4从管理模式切换到系统模式
MSRCPSR_c,#（NoInt|SYS32Mode）//从管理模式切换到系统模式
2.5ARM内部寄存器
在ARM处理器内部共有37个用户可访问的32位寄存器，其中有6个32位宽的状态寄存器目前只使用了其中12位。
37个寄存器分别为：
■31个通用32位寄存器：
R0~R15、R13_svc、R14_svc、R13_abt、R14_abt、R13_und、R14_und、R13_irq、R14_irq、R8_fiq、R9_fiq、R10_fiq、R11_fiq、R12_fiq、R13_fiq、R14_fiq；
■6个状态寄存器：
CPSR、SRSR_svc、SPSR_abt、SPSR_und、SPSR_irq、SPSR_fiq。
注意：
这些寄存器不能在同一时间同时被访问，究竟何时才能访问上述寄存器完全取决于处理器状态和处理器模式。
•2.5.1ARM状态下的寄存器
（1）
（1）各种模式下实际访问的寄存器：
寄存器文件包含了程序员实际能访问的所有寄存器，但是究竟哪些寄存器对程序员来说当前是可用的，则完全取决于当前的处理器模式。
因此，在各种处理器模式下，程序员实际能访问的寄存器的权限是完全不一样的。
在ARM状态中，可在任何时候同时访问R0~R15这16个通用寄存器和1个或2个状态寄存器（CPSR和SPSR）。
用户模式与系统模式具有完全相同的寄存器，其中R0~R7为所有模式所共享的通用寄存器。
具有特殊用途的寄存器R13（堆栈指针SP）、R14（链接寄存器LR）、R15（程序计数器PC）尽管也可以作为通用寄存器来使用，但由于程序编译器通常认为R13始终指向一个有效的堆栈结构，所以一定要注意将R13当作通用寄存器来使用是非常危险的。
在特权模式中，可以访问与
•2.5.1ARM状态下的寄存器
（2）
模式相关的寄存器组，如表2.3所列为每种模式所能访问的寄存器。
表2.3ARM状态各种模式下的寄存器
•2.5.1ARM状态下的寄存器（3）
注意：
括号内为ATPCS中寄存器的命名，可以使用Rn汇编伪指令将寄存器定义多个名字。
其中，ADS1.2的汇编程序直接支持这些名称，但注意a1~a4、v1~v8必须用小写字母。
•2.5.1ARM状态下的寄存器（4）
（2）一般的通用寄存器：
寄存器R0~R7为保存数据或地址值的通用寄存器，这是因为在任何处理器模式下，R0~R7中的每一个寄存器都是同一个32位物理寄存器。
寄存器R0~R7是完全通用的寄存器，不会被体系结构作为特殊的用途，并且可用于任何使用通用寄存器的指令。
寄存器R8~R14所对应的物理寄存器取决于当前的处理器模式，几乎所有允许使用通用寄存器的指令都允许使用寄存器R8~R14。
寄存器R8~R12有2组不同的物理寄存器，如表2.4所列。
其中，一组用于除FIQ模式之外的所有寄存器模式（R8~R12），另一组用于FIQ模式（R8_fiq~R12_fiq）。
在进入FIQ模式后就不必为保护寄存器而浪费时间，程序可以直接使用R8_fiq~R12_fiq来执行操作了，从而实现快速的中断处理。
•2.5.1ARM状态下的寄存器（5）
寄存器R13和R14分别有6个不同的物理寄存器，其中的一个是用户模式和系统模式共用的，其余的5个分别对应于其他5种异常模式。
表2.4分组
寄存器
•2.5.1ARM状态下的寄存器（6）
（3）堆栈指针R13（SP）：
严格来说，“堆栈”实际上是指“堆”和栈，这是两个不同的概念，但是为了符合通常的表述习惯，在以后的内容中如果没有特别指出，堆栈一词仅表示“栈”的意思。
堆栈是在内存中划分出的一段存储空间，这个存储空间就像是一个大的数据仓库，用于暂时保存一些数据。
堆栈操作通常会发生在子程序调用、异常发生或是程序运行过程中寄存器数量不够时。
在前两种情况下，通常是把子程序或者异常服务程序将要用到的寄存器内容保存到堆栈中。
在子程序或者异常处理程序结束返回时再将保存在堆栈中的值重载到相应的寄存器中，这样便可确包原有的程序状态不会被破坏。
还有一种情况是，如果程序运行过程中，局部变量的数量太多，以至于处理器内部的寄存器无法全部装下
•2.5.1ARM状态下的寄存器（7）
时，程序员或者编译器会使用堆栈来作为数据暂存空间，将暂时未用到的数据压栈处理，当需要用到时再取出来。
通常称堆栈指针指向的存储单元为“栈顶”，而堆栈区域中保存第一个堆栈数据的存储单元被称之为“栈底”。
如果把堆栈比作是一个水桶，那么桶底就相当于栈底，而桶中的水面就相当于栈顶。
在ARM处理器只能感通常将寄存器R13作为堆栈指针（SP），用于保存堆栈的出入口处地址。
ARM处理器一共有6个堆栈寄存器，其中用户模式和系统模式共用一个，每种异常模式都有专用的R13寄存器。
它们通常指向各模式所对应的专用堆栈，也就是说ARM处理器允许用户程序有6个不同的堆栈空间。
这些堆栈指针分别为R13、R13_svc、R13_abt、R13_und、R13_irq、R13_fiq，如表2.5所列。
•2.5.1ARM状态下的寄存器（8）表2.5堆栈指针
ARM处理器的堆栈操作具有非常大的灵活性，根据堆栈指针的增减方向和指针指向的存储单元是否为空，共有4种堆栈方式：
满递增、空递增、满递减和空递减
。
•2.5.1ARM状态下的寄存器（9）
（4）链接寄存器R14（LR）：
寄存器R14也称为链接寄存器（LR），子程序的返回地址将自动地存入到R14中。
每种异常模式都有专用的R14寄存器用于保存子程序返回地址，它们分别是R14、R14_svc、R14_abt、R14_und、R14_irq、R14_fiq，如表2.6所列。
表2.6链接寄存器
•2.5.1ARM状态下的寄存器（10）在结构上R14有2种特殊功能：
①当使用BL指令调用子程序时，返回地址将自动存入R14中。
在子程序结束时，将R14复制到程序计数器PC中实现子程序的返回。
通常有2种方式实现子程序的返回操作。
■执行下列任何一条指令：
MOVPC，LRBXLR
■在子程序入口，使用STMFD指令将R14和其他寄存器的内容保存到堆栈SP中：
STMFDSP!
{,LR}
•2.5.1ARM状态下的寄存器（11）
在子程序结束时，使用批量寄存器读取指令LDMFD，将返回地址从堆栈中复制到程序计数器PC中，即可实现子程序的返回。
LDMFDSP!
{,PC}^
②当发生异常中断时，应注意保证异常处理程序不会破坏LR，因为LR保存的是异常处理程序的返回地址，即将异常处理程序的返回地址保存到LR对应的异常模式寄存器中。
异常处理程序完成后的返回是通过将LR的值写入PC，同时从SPSR寄存器中恢复CPSR来实现的。
寄存器R14在其他任何时候可作为一个通用寄存器。
•2.5.1ARM状态下的寄存器（12）
（5）程序计数器R15（PC）：
寄存器R15保存程序计数器（PC），也就是说，R15总是指向正在“取指”的指令。
①读R15：
由于ARM指令是字对齐的，PC值的结果bit[1:
0]总为0。
当使用STR或STM指令保存R15时，R15保存的可能是当前指令地址加8字节，后者是当前指令地址加12字节（将来还可能出现别的数据）。
偏移量究竟是8还是12（或是其他数值）取决于ARM的芯片设计。
对于某个具体的芯片，它是个常量。
由于上述原因，最好避免使用STR和STM指令来保存R15，否则会影响程序的可移植性。
如果确实很难做到，那么应当在程序中使用一些合适的指令代码来确定当前使用的芯片所使用的便移量。
例如，使用程序清单
•2.5.1ARM状态下的寄存器（13）
2.5所示的指令代码将这个偏移量存入R0中。
程序清单2.5测试具体芯片关于存储PC时的偏移量SUBR1,PC,#4；R1存放下面STR指令的地址
STRPC,[R0]
升级会员 