数电常用组合逻辑器件的原理及集成电路.docx
《数电常用组合逻辑器件的原理及集成电路.docx》由会员分享,可在线阅读,更多相关《数电常用组合逻辑器件的原理及集成电路.docx(52页珍藏版)》请在冰豆网上搜索。
![数电常用组合逻辑器件的原理及集成电路.docx](https://file1.bdocx.com/fileroot1/2022-12/30/393122a2-72ca-45d2-8896-337110444ada/393122a2-72ca-45d2-8896-337110444ada1.gif)
数电常用组合逻辑器件的原理及集成电路
常用组合逻辑器件的原理及集成电路
在数字集成产品中有许多具有特定组合逻辑功能的数字集成器件,称为组合逻辑器件
(或组合逻辑部件)。
本节主要介绍这些组合器件,以及这些组合部件的应用。
1.编码器和译码器
(1)编码器
给定输入就有相应的二进制
所谓二进制编码器是指输入
4线12线,8线/3线,16线/4
组合逻辑部件中的编码器是对输入赋予一定的二进制代码,码输出。
常用的编码器有二进制编码器和二一十进制编码器等。
变量数(m和输出变量数(n)成2n倍关系的编码器,如有
线的集成二进制编码器;二一十进制编码器是输入十进制数(十个输入分别代表0〜9十个
数)输出相应BCD码的10线/4线编码器。
1)二进制编码器
二进制编码器是对2n个输入进行二进制编码的组合逻辑器件,按输出二进制位数称为
n位二进制编码器。
二线一四线编码器编码器有4个输入(Io,11,12,|3分别表示0〜3四
个数或四个事件),给定一个数(或出现某一事件)以该输入为1表示,编码器输出对应二
位二进制码(YYo),其真值表如表3-1所示。
根据真值表可得最小项表达式
丫o(lo,l1,l2,l3)m(1,4),丫1丨0,11,丨2,丨3m(1,2)。
进一步分析表3-1,若限定输入中
只能有一个为“1”,那么,除表3-6所列最小项和m外都是禁止项,则输出表达式可以用
下式表示:
丫01113川3表3-12线/4纟
■■■
密编码器真值表10—
&
一丫0
I0I1I2
I3Y|1
1
□——
1丫1I2I3I2I3。
K000
01亠
1
0100
;I2―1
□—
&
D
一丫1
0010
1|3
1
J—
0001
1
■rrnm
图3-22线/4线编码器
由此输出函数表达式可得与非门组成的,如图3-2所示的2线/4线编码器逻辑图。
2)优先编码器
由上述编码器真值表可以知道,4个输入中只允许一个输入有信号(输入高电平)。
若
I1和I2同时为1,则输出丫1丫0为11,此二进制码是I3有输入时的输出编码。
即此编码器在多个输入有效时会出现逻辑错误,这是其一。
其二,在无输入时,即输入全0时,输出丫1丫0
为00,与I。
为1时相同。
也就是说,当丫1丫0=00时,输入端I。
并不一定有信号。
为了解决多个输入同时有效问题可采用优先编码方式。
优先编码指按输入信号优先权对
输入编码,既可以大数优先,也可以小数优先。
为了解决输出唯一性问题可增加输出使能端Eo,用以指示输出的有效性。
大数优先的优先编码器真值表如表3-2所示。
表3-2中增加一个输入使能信号Ei,Ei
等于零时,禁止输入,此时无论输入是什么,输出都无效。
只有Ei等于1时才具有优先编
码功能。
增加的输出使能信号Eo为1时,表示输出有效。
表3-22线/4线优先编码器真值
EiI0I1I2|3丫1丫0
丫1EiI2I3I3EiI2I3
&
X
X
X
X
1
0
0
0
0
1
1
0
0
0
1
X
1
0
0
1
X
X
1
0
1
X
X
X
1
001
011
101
111
EoEiIoIiI2I3111213I2I3I3E|I。
IiI2I3。
El
10
11
12
13
Yi
Yo
Eo
(a)
(b)
图3-3具有输入输出使能的优先编码器(
a)逻辑图(b)方框图
Yi有两项“1”,对
|0
|9
|0
|9
由于输入变量数较多,一般通过对真值表分析直接写表达式。
例如,应有两个乘积项。
一项为Ei|3,另一项为E1I2I3。
再利用吸收公式简化,得¥表达式。
同
理,可得Yo,Eo两个输出表达式。
用与或非门实现此逻辑功能的逻辑图如图3-3(a),图
(b)给出了该逻辑电路的方框图,一般输入写在方框左边,输出写在方框右边。
方框图只能表示输入和输出端,而输入输出间逻辑关系需用功能表或真值表来描述。
3)二—十进制编码器
二一十进制编码器码对十个输入Io〜l9(代表0〜9)进行8421BCD编码,输出一位BCD
码(ABCD。
输入十进制数可以是键盘,也可以是开关输入。
但输入有高电平有效和低电平有效之分,如图3-4。
图3-4(a)中开关按下时给编码器输入低电平有效信号;(b)图中开
关按下时给编码器输入高电平有效信号。
比较(a)(b)二图,(a)图中R可选较大阻值,
(b)图中R应小于门电路的关门电阻Roff,实际应用中多采用低电平有效信号。
图3-4键控输入信号(a)低电平有效信号(b)高电平有效信号
若输入信号低电平有效可得二一十进制编码器真值表(表3-3),表中输入变量上的非
代表输入低电平有效的意义。
D=
“9”
+
“8”
I9
|8
I9|8
C=
“7”
+
“6”
+
a—»
5
+
“4”I7
B=
“7”
+
“6”
+
“3”
+
“2”I7
A=
“9”
+
“7”
+
a—»
5
+
“3”+“1”
输出逻辑函数为:
l6I5I4I7I6I5I4
I6l3l2I7I6I3|2
I9I7I5I3I1I9I7I5I3I1
表3-3
4/10线编码器真值表
输入
输出
十进制数
1。
|1|2|3|4|5|6|7|8|9
DCBA
0
0111111111
0000
1
1011111111
0001
2
1101111111
0010
3
1110111111
0011
4
1111011111
0100
5
1111101111
0101
6
1111110111
0110
7
1111111011
0111
8
1111111101
1000
9
1111111110
1001
式中“9”表示开关9合上,同时只能有一个开关合上。
采用与非门实现十进制编码电路的逻辑图如图3-5(a)所示,因为只有九个输入又叫9线/4线编码器。
图3-5(b)用方框表
示此编码器,输入端用非号和小圈双重表示输入信号低电平有效,并不表示输入信号要经过
两次反相。
输出端没有小圈和非符号,表示输出高电平有效。
I1—
L2——
13—
14—
15
161
17
18
19
?
1
|2
A
丄3
14
B
15
C
16
D
17
丄8
|9
(a)
b)
图3-510/4线编码器(a)逻辑图(b)方框图
4)集成编码器
编码器集成电路有TTL集成编码器也有CMOS集成编码器,按功能又有多种型号。
这
里仅介绍74147和74148集成编码器。
18线一3线优先编码器74148
74148是TTL三位二进制优先编码器,双排直立封装74148的内部逻辑图和引脚分布
如图3-6(a)所示,括弧中数字为引脚号。
它有©线输入匸〜I:
以及输入使能E?
共9个输
入端;共有5个输出端,其中,3线编码输出Y〜Y0,一个输出编码有效标志GS和一个
输出使能端EO。
74148功能表见表3-4。
由表3-4可以知道,输入使能信号E;低电平有效,E;低电平时实现8线一3线编码功能;E;高电平时禁止输入,输出与输入无关均为无效电平。
输入信号G〜匚也是低电平有效。
在E?
=0,输入中有信号(70〜匚中有0时),GS输出低电平(低电平有效),表示此时输出是对输入有效编码;E?
=0及无输入信号(匚〜T7中无0)或禁止输入(E|=1)
Ei=0)且输入无信号
时,GS输出高电平,表示输出信号无效。
当编码器处于编码状态(时,输出使能Eo为低电平。
Eo可作为下一编码器的Ei输入,用于扩展编码位数。
三位二
进制输出是以反码形式对输入信号的编码,或者说输出也是低电平有效的。
图3-6(b)和(c)分别给出了74148的方框图和国标符号图(标准符号)。
方框图仅
能够反映器件的输入输出及其有效电平,但按新国家标准画的符号图不仅反映器件的输入输
出及其有效电平,而且能够反映器件输入输出之间的控制关系和器件功能。
符号图中HPRI/BIN是总限定符号,表示器件逻辑功能是优先编码。
编码输出(6,7,9)
端受控制端(ENa)影响(控制),输出端符号中a表明受控于ENa,符号中标号表示该输
出在二进制码中的位置,即输出信号下标。
输入输出端小圈表示输入和输出都是低电平有效。
符号Z表示内部互连,使能端有效及输入有信号(Z10〜Z17中有1)时,14号输出端(GS)
为低电平。
反之,使能端高电平或输入无信号(Z10〜Z17全0)时,14号端高电平。
15号
端EO受V18控制,使能端为高电平该输出端置1,使能端为低电平该输出端为Z10〜Z17
的或输出。
即输入使能条件下,且无输入信号时
15号端Eo输出低电平。
标准符号图说明
了以上输入输出关系,由此可以得倒该器件功能表。
(10|0
(11I1
(12|2
(13|3
(叭)I4
--=1_
&
>1
&
>1
&
>1
Eo(15)
GS(14)
丫。
(9)
|0
?
1-
:
2Y0
13丫1
丄4丫2
丄5GS
丄6
丄7EO
Ei
HPRI/BIN
1/Z112/Z123/Z134/Z145/Z156/Z167/Z17
ao
aa
72
8
学234=7^1^1^1^1^1^1^1^1
18a
(a)(c)
图3-68线/3线键控编码器74148(a)逻辑图(b)方框图(c)符号图
表3-474148真值表
Ei
|0|1I2|3|4|5|6|7
Y2Y1~Y0
"Gj
S—EO
1
xxxxxxxx
1
1
1
1
1
0
11111111
1
1
1
1
0
0
01111111
1
1
1
0
1
0
X0111111
1
1
0
0
1
0
XX011111
1
0
1
0
1
0
XXX01111
1
0
0
0
1
0
XXXX0111
0
1
1
0
1
0
XXXXX011
0
1
0
0
1
0
XXXXXX01
0
0
1
0
1
0
XXXXXXX0
0
0
0
0
1
2二一十进制优先编码器74147
十进制优先编码器74147的真值表见表3-5,与74148相比较,74147没有输入和输出使能端,也没有标志位(GS,实际应用时要附加电路来产生GS和74148一样,74147输入和输出信号也都是低电平有效的,输出为相应BCD码的反码。
图3-7分别给出了74147
的方框图和符号图,此两图并无本质区别,但符号图的总限定符号HPRI/BCD说明了是键控
BCD编码器,双排直立封装的引脚如图中所示。
表3-574147真值表
输入
输出
十进制数
|0|1|2|3|4|5|6|7|8|9
"dcba
1111111111
1111
0
0111111111
1111
1
X011111111
1110
2
XX01111111
1101
3
XXX0111111
1100
4
XXXX011111
1011
5
XXXXX01111
1010
6
XXXXXX0111
1001
7
XXXXXXX011
1000
8
XXXXXXXX01
0111
9
XXXXXXXXX0
0110
③74148扩展应用
图3-8是用两片74148实现16线/4线编码器的逻辑图。
图中,高位编码器芯片74148-2
一匕12一l3Lbb匕gb
12345678<9
的Eo接低位编码器芯片74148-1的Ei,即高位编码器的Eo控制低位编码器的工作状态。
图中高位编码器(可接地)始终处于编码状态,输入(i"8〜l15中)有信号时,74148-2的
EO为“1”禁止74148-1工作,同时又作为高电平有效的四位二进制输出的最高位(MSB)
丫3。
例如,G匸=10,74148-2编码输出001,74148-1禁止输出111,经与非门输出Y2Y1Y0=110,考虑到Eo=1,合成输出丫3丫2丫1丫0=1110,即14的二进制码。
若丨15〜丨8=11111111,
I7=0,74148-2的Eo=0,74148-1编码输出000,合成输出丫3丫2丫1丫0=0111,即7的二
进制码。
注意到集成电路有效输出时标志位低电平,经与非门反相后变为高电平有效的标志
信号GS。
如果将图3-8中与非门改为与门,则Y3Y2Y1Y0和GS又都成低电平有效的信号。
-17
74148-2
El
Y2
Y1
丫0
74148-1
GS
ElEo
YYY
E
&O——丫2
103YYY
GS
图3-8用74148实现4位二进制编码器
(2)译码器
译码是编码的逆过程,所以,译码器的逻辑功能就是还原输入逻辑信号的逻辑原意。
按
功能,译码器有两大类:
通用译码器和显示译码器。
1)通用译码器
这里通用译码器是指将输入n位二进制码还原成2n个输出信号,或将一位BCD码还原
为10个输出信号的译码器,称为二线一四线译码器,三线一八线译码器,四线一十线译码
^器等O
1二线一四线译码器
广义上讲,通用译码器给定一个(二进制或BCD)输入就有一个输出(高电平或低电
平)有效,表明该输入状态。
一般来说,每一个输出函数都是一个最小项。
表3-6给出了两
位二进制通用译码器的真值表,其输出函数为
丫0
A1A0
m0
表3-62/4线译码器真值表
Y1
A1A0
m1
A1
A0
Y0
Y1
Y2
Y3
0
0
1
0
0
0
0
1
0
1
0
0
丫2
A1A0
m2
1
0
0
0
1
0
1
1
0
0
0
1
从而得逻辑图如图3-9。
Ao
Ao
Ai
Ai
Yo
Yi
Y2
Y3
图3-92/4线译码器逻辑图
2集成三线一八线译码器74138
集成三线一八线译码器74138除了3线到8线的基本译码输入输出端外,为便于扩展成更多位的译码电路和实现数据分配功能,74138还有三个输入使能端ENi,EN2A和EN2B。
74138真值表和内部逻辑图分别见表3-7和图3-10(a)。
图3-10(c)所示符号图中,输入输出低电平有效用极性指示符表示,同时极性指示符
又标明了信号方向。
74138的三个输入使能(又称选通ST)信号之间是与逻辑关系,EN1高
电平有效,EN2A和EN2B低电平有效。
只有在所有使能端都为有效电平(EN1EN2AEN2B
=100)时,74138才对输入进行译码,相应输出端为低电平,即输出信号为低电平有效。
在EN1EN2AEN2B丰100时,译码器停止译码,输出无效电平(高电平)。
A2A1A0
EN1EN2AEN2B
丫7丫6丫5丫4丫3丫2Y1Y0
YYYYYYYY
XXX
XXX
XXX
11111111
11111111
11111111
00
00
01
01
10
10
11
11
01
0
10
10
1
11111111111110111110111110111110111110111110111110111111
0
1
1
1
1
1
1
1
3集成译码器的扩展应用
74138
集成译码器通过给使能端施加恰当的控制信号,就可以扩展其输入位数。
以下用
为例,说明集成译码器扩展应用的方法。
图3-11中,用两片74138实现4线/16线的译码器。
A2Y0
A1
A174138-1
A0
EN1
EN2A丫7
EN2B丫7
s\
了
r
a
》Y0〜丫7
3
>J
A2
A1
Ao
1
A3
-EN1P'EN2A
xEN2B
A2Yo
A174138-2
Ao
Y7
卜丫8~丫15
图3-1174138扩展成4/16线译码器
2)显示译码器
显示译码器是将输入二进制码转换成显示器件所需要的驱动信号,数字电路中,较多地
米用七段字符显示器。
①七段字符显示器
在数字系统中,经常要用到字符显示器。
目前,常用字符显示器有发光二极管LED字
符显示器和液态晶体LCD字符显示器。
发光二极管是用砷化镓,磷化镓等材料制造的特殊二极管。
在发光二极管正向导通时,电子和空穴大量复合,把多余能量以光子形式释放出来,根据材料不同发出不同波长的光。
发光二极管既可以用高电平点亮,也可以用低电平驱动,分别如图3-12(3)和(b)所示。
图3-12发光二极管驱动电路(a)高电平驱动(b)低电平驱动其中限流电阻一般几百到几千欧姆,由发光亮度(电流)决定。
将七个发光二极管封装在一起,每个发光二极管做成字符的一个段,就是所谓的7段
LED字符显示器。
根据内部连接的不同,LED显示器有共阴和共阳之分,如图3-13所示。
由图可知,共阴LED显示器适用于高电平驱动,共阳LED显示器适用于低电平驱动。
由于
集成电路的高电平输出电流小,而低电平输出电流相对比较大,采用集成门电路直接驱动
LED时,较多地采用低电平驱动方式。
(a)
公共电极
2S2K……2S
abg
(b)
abg
2S2S……2S
公共电极
(c)
图3-137段字符显示器(a)字段排列(b)共阴极LED(c)共阳极LED
液晶7段字符显示器LCD利用液态晶体有外加电场和无外加电场时不同的光学特性来显示字符。
无外加电场时,液晶排列整齐,入射光大部分反射回来,液晶呈透明状态。
外加电场时,液晶因电离而打破分子规则排列,入射光散射,仅一小部分反射回来,液晶呈混浊
状态,显示暗灰色。
LCD字符显示器的7段透明电极做成如图3-13(a)形状,并有一公共电极称为背电极也做成此形状。
透明电极和背电极之间加电场,LCD显示此透明电极形状。
为防止液晶疲劳,提高液晶寿命,显示字符时应在透明电极和公共电极之间加50〜500Hz
的交变电场。
通常用异或门来产生所需交变电场,如图3-14所示。
Vi
=1
Vo
公共电极
n
0V
1
a
Vo
图3-14LCD显示驱动电路及波形
②集成7段显示译码器7448
集成显示译码器有多种型号,有TTL集成显示译码器,也有CMOS集成显示译码器;有高电平输出有效的,也有低电平输出有效的;有推挽输出结构的,也有集电极开路输出结构;有带输入锁存的,有带计数器的集成显示译码器。
就7段显示译码器而言,它们的功能
大同小异,主要区别在于输出有效电平。
7段显示译码器7448是输出高电平有效的译码器,
其真值表如表3-8。
表3-87段显示译码器7448真值表
输入
BI/
输出
显示
LTRBIDCBA
RBO
YaYbYcYdYeYfYg
字符
110000
1
1111110
n
1X0001
1
0110000
1
1
1X0010
1
1101101
己
1X0011
1
1111001
3
1X0100
1
0110011
1X0101
1
1011011
s
1X0110
1
0011111
—
1X0111
1
1110000
■
1X1000
1
1111111
吕
1X1001
1
1110011
1X1010
1
0001101
匚
1X1011
1
0011001
1X1100
1
0110011
LI
1X1101
1
1001011
C
1X1110
1
0001111
L
1X1111
1
0110000
XXXXXX
0
0000000
100000
0
0000000
0XXXXX
1
1111111
8
7448除了有实现7段显示译码器基本功能的输入(DCBA)和输出(Ya〜Yg)端外,7448还引入了灯测试输入端(LT)和动态灭零输入端(RBI),以及既有输入功能又有输出功能的消隐输入/动态灭零输出(Bi/rBO)端。
由7448真值表可获知7448所具有的逻辑功能:
(1)7段译码功能(LT=1,RBI=1)
在灯测试输入端(LT)和动态灭零输入端(RBi)都接无效电平时,输入DCBA经7448译码,输出高电平有效的7段字符显示器的驱动信号,显示相应字符。
除DCBA=0000夕卜,RBI也可以接低电平,见表3-8中1〜16行。
(2)消隐功能(BI=0)
此时BT/RbO端作为输入端,该端输入低电平信号时,表3-8倒数第3行,无论LT和RBI输入什么电平信号,不管输入D