数字钟.docx

数字钟.docx

《数字钟.docx》由会员分享，可在线阅读，更多相关《数字钟.docx（12页珍藏版）》请在冰豆网上搜索。

数字钟

2012至2013学年第2学期

《数字电子技术》

课程设计报告

题目：

数字电子时钟

专业：

电子信息工程

班级：

11电信

（1）班

组成员：

肖长龙熊裕满徐龙徐泽兵

许志权杨国栋姚姚俞俊明

指导教师：

周旭胜

电气工程系

2013年5月31日

数字电子时钟设计

摘要

数字电子时钟设计的电路主要由主体电路与扩展电路组成，采用集成块控制设计，使集成块控制数码管显示时、分、秒，当秒计数计满60时就向分进位，分计数器计满60后向时计数器进位，小时计数器按‘23翻0’规律计数。

时、分、秒的计数结果经过数据处理可直接送显示器显示。

当计时发生误差的时候可以用校时电路进行校正。

数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用控制电路和调节开关对LED显示的时间进行调节，以上两部分组成主体电路。

通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等，构成扩展电路。

经过布线、焊接、调试等工作后数字电子时钟成形。

关键字：

时钟电路；振荡电路；报警电路 

目录

1.概述1

1.1设计内容1

1.2要求1

2.数字电子时钟2

2.1原理框图2

2.2相关说明2

3.具体电路设计4

3.1秒脉冲产生电路4

3.2计数器电路4

3.3校时、校分电路5

3.4报时电路5

3.5总电路设计6

4．设计结果及分析8

小结9

参考书目10

任务书11

答辩记录及评分表12

1.概述

1.1设计内容

设计一个具有时、分、秒的十进制数字显示的计时器。

1.2要求

（1）设计一个具有时、分、秒的十进制数字显示的计时器。

（2）具有手动校时、校分的功能。

（3）通过开关能实现小时的十二进制和二十四进制转换。

（4）具有整点报时的功能，应该是每个整点完成相应点数的报时，如3点钟响3声.

2.数字电子时钟

2.1原理框图

数字时钟由振荡器、分频器、计数器、译码现实、报时等电路组成。

其中，振荡器和分频器组成标准信号发生器，直接决定计时系统的精度。

由不同进制的计数器、译码器和显示器组成计时系统。

将标准秒信号送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用六十进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用二十四进制或十二进制计时器，可实现对一天24h或12h的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码器显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。

数字时钟的原理框图如图1所示。

2.2相关说明

芯片：

74LS160﹑74LS192﹑与门﹑非门﹑与非门

其他器材：

导线若干﹑蜂鸣器﹑秒脉冲时钟源﹑开关3个

图3

图2

3.具体电路设计

3.1秒脉冲产生电路

秒脉冲产生电路用一个1Hz的秒脉冲时钟信号源代替。

3.2计数器电路

整个计数器电路由秒计数器、分计数器和时计数器串联而成。

秒脉冲信号经过6级计数器，分别得到秒个位、秒十位。

分个位、分十位以及时个位、时十位的计时。

显示6位的“时”、“分”、“秒”需要6片中规模的计数器。

其中，秒计数器和分计数器都是60进制，时计数器喂二十四/十二进制，都选用74ls160来实现。

实现的方法采用反馈清零法。

①六十进制计数器电路

秒计数器和分计数器各由一个十进制计数器（十位）和一个六进制计数器（十位）串接组成，形成两个六十进制计数器，其中个位奇数器接成十进制形式。

十位计数器选择QB与QC端做反馈端，经与非门输出至控制清零端CLR，接成六进制计数形式（计数至0110时清零）。

个位于十位计数器之间采用同步级联复位方式，将个位计数器的仅为输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。

将十位计数器的反馈清零信号经非门输出，作为六十进制的进位输出脉冲信号，即当计数器至60时，反馈清零的低电平信号输入CLR端，同时经非门变为高电平，在同步级联方式下，控制高位计数器的计数。

如图4，I01-I04是个位数码管的显示输出端，IO5-IO8是十位数码管的显示输出端，IO9接电源，给两个芯片的使能端提供高电平，IO10在此电路作为秒计数电路时接秒信号产生电路，作为分计数电路时接秒计数电路提供过来的仅为信号（即戒指秒计数器的CLR端）。

IO11作为低位计数器的仅为输出，与高电位计数器的时钟信号端相连。

②二十四/十二进制计数电路

创建如图5所示的电路，IO1-IO4是个位数码管的显示输出端，IO5-IO8是市委数码管的现实输出端，IO9接电源，给两个芯片的使能端提供高电平，IO10接分计数电路提供过来的进位信号（即接至分计数器的CLR端）。

IO11连接了两个计数器的清零端，因此可以通过双向开关接IO12和IO13以实现对与非门的选择，从而完成进制的转换。

分计数器需要的是一个二十四/十二进制转换的递增计数电路。

个位和十位计数器均连接成十进制计数形式，采用同步级联复位方式。

将个位计数器的进位输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。

若选择二十四进制，十位计数器的输出端QB和个位计数器的输出端QC通过与非门控制两片计数器的清零端CLR，当计数器的输出状态为00010010时，立即反馈清零，从而实现十二进制递增计数。

两个与非门通过一个双向开关接至两片计数器的清零端CLR，单击开关就可选择与非门的输出，实现二十四进制或十二进制递增计数的转换。

3.3校时、校分电路

在精度要求不高时，可以采用两个双向选择开关将秒脉冲直接引入时计数器和分计数器即可实现功能。

此时，低位计数器的进位信号输出端需通过双向选择开关的其中一选择端接至高位计数器的时钟信号端，开关的另一选择端接秒脉冲信号，当日常显示时间时，开关拨向低位计数器的仅为信号输出端；调时调分时拨向秒脉冲信号，这样可使计数器自动跳至所需要校队的时间。

3.4报时电路

创建如图6所示电路。

两个计数器采用同步级联方式连接，即使个位报时计数器的借位端BO接至是为保时计数器的减计数控制端DOWN。

IO1-IO4将时计数器的各位输出引入作为报时计数器各位的预置数，IO5-IO8将时计数器的十位输出引入作为报时计数器十位的预置数。

同时根据74LS192的功能表，IO9接电源，，给两个芯片的加计数控制端提供高电平。

IO10接地，给两个芯片的清零控制端提供低电平。

IO11连接分计数器的分进位信号输出端，两片报时计数器的输出端通过一个8输入或门输出一个信号给输出端口IO12，当两计数器都减为0时，可以向外输出低电平以关闭使蜂鸣器工作的与门。

与门的输出反馈给端口IO13，给报时计数器电路提供计数脉冲，从而实现蜂鸣器每响一次报时计数器正好减1，完成整点点数的报时。

3.5总电路设计

图7总电路设计

4．设计结果及分析

（1）启动仿真电路，可观察到数字时钟的秒位开始计时，计数到60后复位到0，并进位到分计时电路。

（2）观察到数字时钟的分位开始计时，计数到60后复位为0，并进位到时计时电路

（3）开关J1可控制时计时电路的二十四进制或十二进制计数方法的选择。

单击控制键“A”，可实现计数方式的转换。

（4）控制键“B”、“C”可控制将秒脉冲直接引入时、分计数器，从而实现校时和校分功能。

（5）出现整点，即时计数器出现变化时，蜂鸣器会发出相应点数的报时。

小结

通过此次课程设计，总体来说，收获颇丰，无论是在培养自己的实验动手能力还是培养自己的性情方面。

在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及二十四进制和是二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。

在开始的设计和最后的调试过程是漫长的，有时我们为了一个问题要找很长时间，甚至要熬夜、顾不上吃饭等，我们既要在计算机前收集资料，又要在实验室验证，这个过程非常辛苦，但是也非常快乐。

最后我们通过两个星期的艰苦奋斗，终于完成了数字时钟电路的设计，并调试成功，为此我们感到无比的自豪。

参考书目

[1]康华.电子技术基础（数字部分）[m].第5版.北京：

高等教育出版社，2006.

[2]阎石.数字电子技术[m].第5版.北京：

高等教育出版社，2006.

[3]刘宝琴.数字电路与系统[j].第2版.北京：

北京清华大学出版社，2007.

[4]江国强.现代数子逻辑电路习题指导[j].北京:

电子工业出版社，2002.

[5]王建珍.数字电子技术[m].北京：

人民邮电出版社，2005.

任务书

课题名称

数字电子时钟

指导教师（职称）

周旭胜

执行时间

2012--2013学年第2学期第14周

学生姓名

学号

承担任务

肖长龙

1109121038

分析、设计系统的原理框图

熊裕满

1109121039

绘制单元电路

徐龙

1109121040

绘制单元电路

徐泽兵

1109121041

绘制单元电路

许志权

1109121042

分析、设计系统的原理框图

杨国栋

1109121043

对整体设计仿真验证

姚姚

1109121044

对单元电路进行仿真

俞俊明

1109121045

对单元电路进行仿真

设计目的

设计一个具有时、分、秒的十进制数字显示的计时器

设计要求

（1）具有手动校时、校分的功能。

（2）通过开关能实现小时的十二进制和二十四进制转换。

（3）具有整点报时的功能，应该是每个整点完成相应点数的报时，如3点钟响3声.

答辩记录及评分表

课题名称

数字电子时钟

答辩教师（职称）

周旭胜

答辩时间

2012--2013学年第2学期第14周

答

辩

记

录

1.如何产生秒脉冲信号？

（许志权）

答：

秒脉冲产生电路用一个1hz的秒脉冲时钟信号源代替。

2.如何在仿真软件中实现仿真效果？

（姚姚）

答：

首先，绘制电路原理图；然后，通过相关仿真器件进行仿真，观察仿真结果。

3.如何实现计数器电路？

（徐泽兵）

答：

整个计数器电路由秒计数器、分计数器、时计数器串联而成，秒脉冲信号经过6级计数器，分别得到秒个位、秒十位。

分个位、分十位以及时个位、时十位的计时。

4.如何实现六十进制计数器电路？

（肖长龙）

答：

秒计数器和分计数器各由一个十进制计数器（十位）和一个六进

制计数器（十位）串接组成，形成两个六十进制计数器，其中个位奇数器接成十进制形式。

5.如何实现二十四/十二进制计数的转换？

（熊裕满）

答：

IO1-IO4是个位数码管的显示输出端，IO5-IO8是市委数码管的现实输出端，IO9接电源，给两个芯片的使能端提供高电平，IO10接分计数电路提供过来的进位信号（即接至分计数器的CLR端）。

IO11连接了两个计数器的清零端，因此可以通过双向开关接IO12和IO13以实现对与非门的选择，从而完成进制的转换。

6.校时、校分电路原理是什么？

（徐龙）

答：

采用两个双向选择开关将秒脉冲直接引入时计数器和分计数器即可实现功能。

此时低位计数器的进位信号输出端需通过双向选择开关的其中一选择端接至高位计数器的时钟信号端，开关的另一选择端接秒脉冲信号，当日常显示时间时，开关拨向低位计数器的仅为信号输出端；调时调分时拨向秒脉冲信号，就可使计数器自动跳至所需要校队的时间。

7.报时电路是怎样实现报时的？

（杨国栋）

答：

两个计数器采用同步级联方式连接，即个位报时计数器的借位端BO接至是为报时计数器的减计数控制端DOWN。

8.74ls160芯片有什么功能？

（俞俊明）

答：

74ls160时十进制计数器，直接清零，异步清零端MR非为低电平时，不管时钟端cp信号

状态如何，都可以完成清零功能；74ls160的预置时同步的，当置入控制器PE非为低电平时，在CP上升沿作用下，输出端Q0-Q3数据端P0-P3一致。

评分表

学生姓名

学号

评分

肖长龙

1109121038

熊裕满

1109121039

徐龙

1109121040

徐泽兵

1109121041

许志权

1109121042

杨国栋

1109121043

姚姚

1109121044

俞俊明

1109121045