EP3C40Q240C8N引脚原理图.docx

上传人:b****6 文档编号:5742211 上传时间:2022-12-31 格式:DOCX 页数:11 大小:1.25MB
下载 相关 举报
EP3C40Q240C8N引脚原理图.docx_第1页
第1页 / 共11页
EP3C40Q240C8N引脚原理图.docx_第2页
第2页 / 共11页
EP3C40Q240C8N引脚原理图.docx_第3页
第3页 / 共11页
EP3C40Q240C8N引脚原理图.docx_第4页
第4页 / 共11页
EP3C40Q240C8N引脚原理图.docx_第5页
第5页 / 共11页
点击查看更多>>
下载资源
资源描述

EP3C40Q240C8N引脚原理图.docx

《EP3C40Q240C8N引脚原理图.docx》由会员分享,可在线阅读,更多相关《EP3C40Q240C8N引脚原理图.docx(11页珍藏版)》请在冰豆网上搜索。

EP3C40Q240C8N引脚原理图.docx

EP3C40Q240C8N引脚原理图

SOPC开发模块原理图对应引脚分类EP3C40Q240C8N

1.时钟

2.LED和按键

3.port——外接实验箱端口

4.SAA7113H

SAA7113是一种视频解码芯片,它能够输入4路模拟视频信号,通过内部寄放器的不同配置能够对4路输入进行转换,输入能够为4路CVBS或2路S视频(Y/C)信号,输出8位“VPO”总线,为标准的ITU65六、YUV4:

2:

2格式。

7113兼容PAL、NTSC、SECAM多种制式,能够自动检测场频适用的50或60Hz,能够在PAL、NTSC之间自动切换。

7113内部具有一系列寄放器,能够配置为不同的参数,对色度、亮度等的操纵都是通过对相应寄放器改写不同的值,寄放器的读写需要通过I2C总线进行。

7113的模拟与数字部份均采纳+供电,数字I/O接口可兼容+5V,正常工作时功耗,空闲时为。

7113需外接晶体,内部具有锁相环(LLC),可输出27MHz的系统时钟。

芯片具有上电自动复位功能,还有外部复位管脚(CE),低电平复位,复位以后输出总线变成三态,待复位信号变高后自动恢复,时钟丢失、电源电压降低都会引发芯片的自动复位。

7113为QFP44封装。

5.ADV7123——视频数模转换器

ADV7123(ADV®)是一款单芯片、三通道、高速数模转换器,内置三个高速、10位、带互补输出的视频数模转换器、一个标准TTL输入接口和一个高阻抗、模拟输出电流源。

6.CH372——总线通用接口芯片

7.Wm8731-编码解码器

8.XPT2046——触摸屏操纵器

9.EPCS16-闪存

10.FPGA所有bank引脚:

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 经管营销

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1