第4章数字频率合成器的设计.docx

第4章数字频率合成器的设计.docx

《第4章数字频率合成器的设计.docx》由会员分享，可在线阅读，更多相关《第4章数字频率合成器的设计.docx（14页珍藏版）》请在冰豆网上搜索。

第4章数字频率合成器的设计

第4章数字频率合成器的设计

随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。

为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。

频率合成是通信、测量系统中常用的一种技术,它是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。

频率合成的方法很多，可分为直接式频率合成器、间接式频率合成器、直接式数字频率合成器（DDS）。

直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。

该方法频率转换时间快（小于100ns），但是体积大、功耗大，目前已基本不被采用。

锁相式频率合成器是利用锁相环（PLL）的窄带跟踪特性来得到不同的频率。

该方法结构简化、便于集成，且频谱纯度高，目前使用比较广泛。

直接数字频率合成器（DirectDigitalFrequencySynthesis简称：

DDS）是一种全数字化的频率合成器，由相位累加器、波形ROM，D/A转换器和低通滤波器构成，DDS技术是一种新的频率合成方法，它具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。

但合成信号频率较低、频谱不纯、输出杂散等。

这里将重点研究锁相式频率合成器。

本章采用锁相环，进行频率合成器的设计与制作。

　4.1设计任务与要求

1．设计任务：

利用锁相环，进行频率合成器的设计与制作

2．设计指标：

（1）要求频率合成器输出的频率范围f0为1kHz～99kHz；

（2）频率间隔f为1kHz；

（3）基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于10－4；

（4）数字显示频率；

（5）频率调节采用计数方式。

3.设计要求：

（1）要求设计出数字锁相式频率合成器的完整电路。

（2）数字锁相式频率合成器的各部分参数计算和器件选择。

（3）画出锁相式数字频率合成器的原理方框图、电路图

（4）数字锁相式频率合成器的仿真与调试。

4．制作要求：

自行装配和调试，并能发现问题解决问题。

测试主要参数：

包括晶体振荡器输出频率；1/M分频器输出频率；1/N可编程分频器的测试；锁相环的捕捉带和同步带测试。

5．课程设计报告要求。

写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

6．答辩要求

在规定的时间内，完成叙述，并回答提问。

4.2频率合成器的组成及工作原理

频率合成器是现代通信设备的重要组成部分，频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。

锁相式频率合成器,其优点是可以实现任意频率和带宽的频率合成,具有极低的相位噪声和杂散。

是目前应用最为广泛的一种频率合成方法。

4.2.1数字锁相式频率合成器的组成

数字锁相式频率合成器根据信道间隔和工作频率可分为间接式频率合成器和吞脉冲式频率合成器。

（1）基本单环锁相频率合成器

如图4.2.1所示是一个典型的基本单环锁相频率合成器的原理图。

它由参考振荡源、参考分频器一个典型的频率合成器主要由鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）和可编程分频器组成。

图4.2.1基本单环锁相频率合成器组成框图

它仅在锁相环的反馈支路中插入一个可编程控制的分频器（N）。

信号源产生一个标准的参考信号源,输出频率为fI,经过R次分频后,得到频率为fR的参考脉冲信号。

且fr=fi/R,fr加至鉴相器。

另一方面,压控振荡器产生频率为f0的信号,并经过可变分频器的N次分频后获得反馈信号,频率为fN。

鉴相器输出相位误差信号,经过环路滤波器后,送到压控振荡器,调整其输出频率fo,在环路锁定时，鉴相器两输入的频率相同，同时压控振荡器输出经N次分频后得到频率为fN的脉冲信号，它们通过鉴相器进行比相。

当环路处于锁定状态时，fR=fN=fo/N，则：

。

显然，只要改变分频比N，即可达到改变输出频率fo的目的，从而实现了由fR合成fo的任务。

在该电路中，输出频率点间隔f=fR。

这样，环中带有可变分频器的PLL就提供了一种从单个参考频率获得大量频率的方法。

环中的除N分频器用可编程分频器来实现，这就可以按增量fr来改变输出频率。

这是组成锁相频率合成的一种最简便的方法。

（2）变模分频锁相频率合成器

变模分频锁相频率合成器也称吞脉冲式数字锁相频率合成器。

在基本的单环锁相频率合成器中，VCO的输出频率是直接加在可编程分频器上的。

目前可编程分频器还不能工作到很高的频率，这就限制了这种合成器的应用。

加前置分频器后固然能提高合成器的工作频率，但这是以降低频率分辨力为代价的。

若以减小参考频率fr的办法来维持原来的频率分辨力，这又将造成转换时间的加长。

最好的办法在不改变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器，也称吞脉冲技术。

它的工作速度虽不如固定模数的前置分频器那么快，但比可编程分放器要快得多.图4.2.2就是一个采用双模分频器的锁相频率合成器。

图4.2.2变模分频锁相频率合成器组成框图

为保证足够小的信道间隔和比较高的工作频率，可采用吞除脉冲式数字锁相频率合成器。

所谓“吞除脉冲”技术，就是采用高速双模前置分频器，有两个分频模数，当模式控制为高电乎时分频模数为P+1，当模式控制为低电平时分频模数为P。

双模分频器的输出同时驱动两个可编程分频器，它们分别是主计数器N和吞食计数器A，通常N计数（分频）器的级数大于A计数器的级数，即N＞A。

并进行减法计数。

模式控制信号由两个可编程分频器产生，工作过程如下：

双模分频器的输出同时驱动两个可编程分频器，它们分别预置在N和A，N、A计数器同时开始计数，并进行减法计数。

在除A和除N未计数到零时，模式控制MC为高电平，前置分频比为P+1,双模分频器的输出频率为fo/（P十l）。

在输入A（P十1）周期之后，A计数达到零，将模式控制电平变为低电平，同时通过与门电路封锁A计数器的计数禁止端，使之停止计数，此时，除N分频器还存有N-A。

由于受模式控制低电平的控制。

双模分频器的分频模数变为P，双模分频器的输出频率为fo/P,再经（N-A）P个周期，除N，计数器也计数到零，输出低电平，将两计数器重新赋于它们的预置值N和A，同时对鉴相器输出比相脉冲，并将模式控制信号恢复到高电平。

在一个完整的周期中输入的周期数为

N=A（P+1）+（N－A）P=PN+A

fo=（PN+A）fN=PNfR+AfR

合成频率点间隔为fR。

在这种采用变模分频器的方案中也要用可编程分频器，这时双模分频器的工作频率为合成器的工作频率fo，而两个可编程分频器的工作频率为fO/P或fO/（P十1）。

合成器的频率分辨力仍为参考频率fR，这就在保持分辨力的条件下提高了合成器的工作频率，频率转换时间也没有受到影响。

可见，合成频率点间隔变为fR。

吞脉冲式频率合成器的主要产品有MC145152、MC145156等，内部具有６位吞除计数器．这种ＰＬＬ可编程频率合成器的稳定度和准确度与基准频率相当，无额外误差，在通信领域有广泛的应用。

4.2.2锁相环路的工作原理

锁相环（PLL）是一个相位误差控制系统，利用反馈控制原理实现频率及相位的同步技术。

锁相环通过比较输入信号和压控振荡器输出频率之间的相位差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。

在环路开始工作时，通常输入信号的频率与压控振荡器末加控制电压时的振荡频率是不同的。

由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，鉴相器输出的误差电压就在某一范围内摆动。

在这种误差电压控制之下，压控振荡器的频率也就在相应的范围之内变化。

若压控振荡器的频率能够变化到与输入信号频率相等，便有可能在这个频率上稳定下来（当然只有在一定的条件下才可能这样）。

达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差控制电压为一固定值，这时环路就进入锁定状态。

1.环路组成

锁相环路的基本组成框图如图4.2.3所示。

它由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，其中，PD和LF构成反馈控制器，而VCO就是它的控制对象。

图4.2.3锁相环路的基本组成框图

（1）鉴相器（PD）

鉴相器是一相位比较装置，组成框图如图4.2.4，鉴相器是相位比较装置。

它把输入信号vi（t）和压控振荡器的输出信号vo（t）的相位进行比较，产生对应于两信号相位差的误差电压vd（t）。

若PD为线性鉴相器，输出误差电压ud可表示如下：

ud=Kde（e=R–V）

其中Kd称为鉴相灵敏度，单位为V/rad。

图4.2.4鉴相器的框图

可用模拟乘法器来实现鉴相器的功能。

利用模拟乘法器组成的鉴相器电路如图4.2.5所示。

图4.2.5等效鉴相器

设外界输入的信号电压和压控振荡器输出的信号电压分别为：

式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。

则模拟乘法器的输出电压uD为：

 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。

即uC（t）为：

式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时相位。

令θc（t）=△ωt+θi（t）-θO（t）为两相乘电压的瞬时相位差。

则

ud（t）=Kdsinθc（t） 

这就是相乘器作为鉴相器时的鉴相特性。

可见它是正弦特性。

在锁相环中实际采用的鉴相电路有许多，这里只是把相乘器作为鉴相器的一个通用数学模型，供分析环路之用。

（2）环路滤波器

在锁相环路中，环路滤波器实际上就是一个低通滤波器，其作用是滤出除鉴相器输出的误差电压ud中的高频分量和干扰分量，得到控制电压uC,常用的环路滤波器有RC低通滤波器、无源比例积分滤波器及有源比例积分滤波器等。

RC低通滤波器

图4.2.6一阶RC低通滤波器

图4.2.6为一阶RC低通滤波器，它的作用是将ud中的高频分量滤掉，得到控制电压uc。

它的传输函数为

式中，τ=RC为时间常数。

由此绘出一阶低通滤波器的幅频特性如图4.2.7所示：

上限截止频率为fH，通频带fbw=fH。

图4.2.7一阶RC低通滤波器幅频特性

图4.2.8所示电路为较常用的滤波器，一般R2<

此类滤波器也称为比例积分滤波器。

（a）（b）

图4.2.8比例积分滤波器（仿真电路）

（a）无源比例积分滤波器（b）有源比例积分滤波器

（3-1）

（3）压控振荡器（VCO）

压控振荡器是振荡频率ωv（t）受控制电压uc（t）控制的振荡器。

实际上是一种电压-频率变换器。

可以通过改变控制电压uC来改变压控振荡器的频率。

压控振荡器频率ω0随控制电压vc（t）变化的曲线称为压控特性曲线。

压控特性曲线一般为非线性，如图4.2.9所示：

图4.2.9压控振荡器特性曲线

由此可见，在较大的变化范围之内，ωo和uC成线性关系。

此特性可用下列方程来表示

即ω0=ωr+KVuC

这里KV是压控振荡器特性曲线的斜率，它表示单位控制电压可使压控振荡器角频率变化的大小，因此又称为压控振荡器控制灵敏度或增益系数，单位为rad/sV。

ωr为压控振荡器的固有振荡角频率。

压控振荡器的电路形式很多，使振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。

在振荡器的振荡回路上并接或串接某一受电压控制的电抗元件后，即可对振荡频率实行控制。

受控电抗元件常用变容二极管取代。

变容管是利用半导体PN结的结电容受控于外加反向电压的特性而制成的一种晶体二极管，它属于电压控制的可变电抗器件

图4.2.10所示电路为用变容二极管D1的电容Cj来调节振荡器的频率的电路，这是一种简单的压控振荡器。

图4.2.10压控振荡器

对于图中，若C1、C2值较大，C4又是隔直电容，容量很大，则振荡回路中与L相并联的总电容为：

变容二极管的电容量Cj取决于外加控制电压的大小，控制电压的变化会使变容管的Cj变化，Cj的变化会导致振荡频率的改变。

2．锁相环路的基本特性

（1）捕捉与锁定特性

若锁相环路原本处于失锁状态，由于环路的调节作用，最终进入锁定状态，这一过程，称环路捕捉过程。

在没有干扰的情况下，环路一经锁定，其输出信号频率等于输入信号频率。

（2）自动跟踪特性

若环路原本处于锁定状态，由于温度或电源电压的变化，使VCO输出频率变化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO相位（频率）不断跟踪输入信号的相位（频率），这个过程称跟踪过程，或同步过程。

由于锁相环路具有自动跟踪特性，所以它相当于一高频窄带滤波器，不但能滤除噪声和干扰，而且能跟踪输入信号的载频变化，可以从有噪声背景的输入已调波信号中提取出纯净的载波。

（3）锁相环路的捕捉带与同步带

环路能捕捉的最大起始频差范围称捕捉带或捕捉范围，记作Δfp。

环路所能跟踪的最大频率范围称同步带，记作ΔfH。

3．常用集成锁相环路CD4046简介

过去的锁相环大多采用分立元件和模拟电路构成，随着集成电路技术的发展，锁相环路也实现了集成化、单片化，而且性能可靠、使用方便，因此广泛应用于广播通信、电视、音响、雷达、自动控制、遥控遥测、精密仪器等方面。

CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高（约100MΩ），动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

CD4046是带有RC型VCO的锁相环路，属于低频锁相环路。

采用16脚双列直插式，图4.2.11为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。

从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。

图4芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此外还有一个6V左右的齐纳稳压管。

各引脚功能如下：

1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

6、7脚外接振荡电容。

8、16脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解调。

11、12脚外接振荡电阻。

13脚相位比较器Ⅱ的输出端。

14脚信号输入端。

15脚内部独立的齐纳稳压管负极。

图4.2.11CD4046的内部组成框图

①鉴相器PDI和PDII

鉴相器PDI一个数字逻辑异或门，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。

如图4.2.12

图4.2.11CD4046的内部组成框图

由于CMOS门输出电平在0～VDD之间变化。

所以只要用简单的积分电路就可以取出平均电平，因而使锁项环路的捕捉范围加大。

该鉴相器主要应用在调频波的解调电路中。

鉴相器PDII是一个由信号的上升沿控制的数字存储网络。

它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。

它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。

由于数字比相器仅在ui和uv的上跳边沿起作用，因而该鉴相器能接收任意占空比的输入脉冲，即非常窄的脉冲。

PDII的工作过程可用图4.2.12所示波形图来表示。

14脚ui信号出现上跳变时，13脚也上跳输出高电平，当3脚uv信号出现上跳变时，13脚下跳输出低电平；ui、uv同时触发时，13脚呈现高阻状态。

因此，PDII可以使uv和ui严格同步，它常被应用在锁相频率合成器中。

采用PDII的锁项环其锁定范围等于捕捉范围，与环路滤波器关系不大。

PDII的直流输出电压Ud应为13脚波形在一周期内的平均值。

图4.2.12CD4046鉴相器PDII的输入与输出波形

②压控振荡器VCO

CD4046内部的VCO是一个电流控制型振荡器，其振荡频率与控制电压Ud之间的关系可以用下式表示

（3-4）

式中VGS为耗尽型NMOS三极管的源栅间导通压降，约0.5左右，VDS为耗尽型PMOS管的漏源饱和压降，约为1V左右。

式（3-4）中的第二项为常数项，也就是VCO的最低振荡频率fomin。

当R4的增大到12脚开路时，fomin减小至零。

式中第一项为Ud的函数，当R3＞10k时。

f0与Ud基本呈直线性关系。

VCO的fomin与Ct及R4的关系可用图4.2.13所示曲线表示。

由图中可知，若已知fomin、VDD，且确定R4以后，就可以从图中曲线查得所需Ct值。

图4.2.13fomin与Ct及R4的关系

当Ud=VDD时，VCO维持在最高振荡频率fomax

（3-5）

已知fomin、fomax和Ct以后，就可以由（3-5）中求得R3值。

实践中，为微调f0的范围，R3往往采用一只固定电阻和一只可调电阻相串联。

CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。

源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。

齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。

4.2.3基准频率振荡器的工作原理

基准频率振荡器可采用门电路（74LS系列或CD系列）与标称石英晶体构成振荡器。

石英晶体振振器的电路符号、等效电路、电抗曲线如图4.2.14所示。

图4.2.14石英晶体振振器的电路符号、等效电路、电抗曲线

从石英晶体谐振器的电抗特性可以看出，在串、并联谐振频率之间很狭窄的工作频带内，它呈电感性。

因而石英振荡器可以工作于感性区，也可以工作于串联谐振频率上，但不能使用容性区。

根据晶体在振荡电路中的不同作用，振荡电路可分为两类：

一类是石英晶体在电路中作为等效电感元件使用，这类振荡器称为并联型晶体振荡器；另一类是把石英晶体作为串联谐振元件使用，使它工作于串联谐振频率上，称为串联型晶体振荡器。

图4.2.15串联谐振型晶体振荡器

图4.2.15是工作于串联谐振状态的TTL门电路振荡器，当电路频率为串联谐振频率时，晶体的等效电抗接近零（发生串联谐振），串联谐振频率信号最容易通过N1、N2闭环回路，这个频率信号通过两级反相后形成反馈振荡，晶体同时也担任着选频作用。

也就是说在工作于串联谐振状态的振荡电路，它的频率取决于晶体本身具有的频率参数。

图4.2.16并联谐振型晶体振荡器

图4.2.16是工作于并联谐振状态的CMOS门电路振荡器，晶体等效一个电感（晶体工作于串联谐振频率与并联谐振频率之间时，晶体呈电感性）与外接的电容构成三点式LC振荡器，通过外接的电容可对频率进行微调。

电阻R接在反相器N3的输入与输出端，其目的是将N3偏置在线性放大区，反相器成为具有很强放大能力的放大电路，一般电阻R的取值为1M～30M。

N3放大器的输出端信号通过晶体、C1、C2构成π型选频反馈网络，返回N3放大器的输入端，形成反馈振荡，由此可见它的振荡频率是由π型谐振电路所决定的（当然，主要还是晶体所决定）。

反馈系数由C1、C2之比决定。

根据晶体外接电容的要求，可选C1=C2=24pF。

晶体XTAL的频率选4.096MHz（该频率点附近的频率稳定度较高）。

即U1与Rf、晶体、C1、C2构成电容三点式振荡电路，产生一个近似正弦波的波形。

为防止负载电路对振荡电路的干扰和提高带载能力，N3输出信号需再通过N4的缓冲、放大整形接到负载，输出变为矩形波。