EMC学习总结.docx
《EMC学习总结.docx》由会员分享，可在线阅读，更多相关《EMC学习总结.docx（32页珍藏版）》请在冰豆网上搜索。
EMC学习总结
EMC学习总结
1．EM（electromagnetic,电磁）辐射和电流大小以及电流路径长度成比例；
2．电压经过电阻（负载）产生电流，所有的电流都会经过源端和负载端的最短路径；
3．两条邻近的电流，电量相等，方向相反的产生的电磁场最小；
4．减小自身的电磁辐射通常也能减小外部的电磁干扰带来的影响；
5．电磁干扰主要和电流有关，所以大电流的信号和路径往往需要注意；
6．关于匹配串联和并联
电压结果如下
电流结果如下
和频率的关系如下
所以并联匹配带来的电流问题（可能产生电磁问题）比串联匹配要多的多；
所以尽量减小电流的变化频率，包括电路开关速度是很重要的；
7.差分信号和单端信号
differentialsignalsincludetwokinds;
a.Single-endedor‘imbalancedsignals’,betweenansignalnodeandareferencepotential（ground
orlogic0）
b.Ture-differentialor‘balancedsignals’,wheretwoconductorscarryasignalwithnoreferencetogroundorlogic0）
8.电流产生的磁场
9.关于回流路径
信号电路越贴近参考平面，参考平面上的回流电流越贴近在电路的下方，对于很窄的信号电路，80%的回流电流集中在电路中心的6H（+-3H）内；（H为信号层到参考层的间距）
下面是实际模型
而
会很大的影响整个系统的EMI效应，包括噪音，串扰，辐射等；
回流面积越大，产生的辐射和干扰也越大
下面是公式
由于方向相反的电流路径能抵消电磁场，所以只要回流路径不会造成很大面积就不会产生严重的电磁干扰问题；而且只有当离辐射源很近时才会产生影响；
10关于电流路径不连续
（1）狭槽
下图显示了狭槽的产生，电流的变化
下图是模型
下图显示了当存在较大路径狭槽时，众多信号的回流不畅，叠加在一起会产生较大的一个辐射天线效应
狭槽会产生如下后果：
1．电流回流路径增大，增加了电磁辐射效应；
2．狭槽产生的阻抗会产生信号压降，通常导致参考电压的偏移，同时还会造成信号完整性以及EMI问题；
3．众多信号回流路径需要经过同一个狭槽时，会产生互感以及信号间的串扰；
4．增加的阻抗会造成信号的上升和下降时间减少；
（2）换层
信号在PCB换层对信号的影响
由于信号回流路径总会找最贴近原信号路径的参考平面上的路径，而当信号换层时，最近的参考平面的改变会导致回流电流需要从一个参考平面通过附近的过孔流经另一个参考平面，这样就会增加阻抗，和狭槽产生的结果相似；下图是效果图
所以重要的信号最好不要换层，如果必须换的话最好在同一个参考平面的两边换层；
（3）不同PCB间的互连
信号在不同PCB间走时，如果PCB间的回流路径所在的参考平面不同，或是工作电压不同都会造成电流路径的不连续；
在PCB间增加连接的电阻会造成严重的信号完整性以及EMI 问题，如果
（a）连接器上没有提供足够的回流pin;
（b）没有专门的措施去减小串扰以及感性不连续（比如重要的信号边上准备回流路径pin，而且这些信号不成堆放置）；
（c）连接器pin和通路不优质；
由于不可能对所有信号都采取措施，所以对重要的信号采取措施是很关键的，同时，要减小电流路径不连续造成的影响，一些过孔和去耦电容的放置就很重要了；有了去耦电容，参考平面间的阻抗会减小；
（4）参考平面的边缘效应
如图，在平面边缘上的电流的发散效应是不正常的，会造成边缘的电流积聚
在无限大的参考平面上，磁通量是不会连起来的；但是在一定大小的参考平面上，有些磁通量会连起来，造成局部参考平面的阻抗增加；连起来的磁场会造成两个主要的EMI效应：
（a）边缘的电磁场强度会增加，会与附近的二次辐射源叠加起来（包括I/O电路，连接器等）；
（b）参考平面上的阻抗增加会造成压降，导致参考平面电压的偏移，通过参考平面产生共模电压以及共模电流；（共模:
commonmode共模;差模:
differentialmode差模）
虽然共模阻抗/电压/电流产生的影响不是很大，但也足够产生额外的辐射；所以，高速的线路或是器件不能放置在参考平面的边缘附近；
下图显示了共模阻抗造成的共模电流以及天线效应：
在边缘地区增加过孔能有所改善
电磁场在参考平面边缘的传播
另外一个问题就是参考平面边缘区域的电磁场的传播问题；PCB的参考平面是低阻抗并行传输线的集合。
信号和电源过孔以及通焊盘可以被近似看作赫兹型偶极天线，它会在参考平面间产生电磁波。
当电磁波到达板际边缘时，磁场的一部分被反射而另一部分由于边缘的阻抗不连续传播到外面。
如果在边缘没有低阻抗连接，由于从参考平面低阻抗处到高阻抗处的传输，参考平面不连续处的电压会升高。
类似的，如果一条信号线靠近边缘，围绕边缘的磁场连接起来会导致参考平面局部的阻抗增加；信号或电源通过增加的阻抗会产生共模电压并且产生电磁辐射；
非人为电流和电压
（1）共模电压和电流
共模电流是电子器件的最初的辐射源，所以了解它们是什么，怎么产生的，怎么抑制它们是很重要的；共模电流可能由于电流路径（尤其在参考平面上）上的非0电阻（由于积肤效应，自感等产生）引起的，也可能由于耦合（串扰），电路不均衡，电信号或是走线造成；共模电流可能被添加到差模电流上，在系统回流路径，平面，底盘上存在；不一定会沿差模信号电流的路径流动；共模 电流往往会绕很大的圈，它们的路径经常会经过底盘，I/O线缆，或是底盘外面的系统环境；共模电流造成的干扰往往要大于差模电流，所以采用在连续的电流路径上设计方向相反的邻近的信号是很有效的EMI设计途径；
下图显示了共模电流是怎样由通过汇流路径上的电缆的阻抗产生的，经过安全电缆的阻抗以及参考平面的阻抗，形成一个环路，产生电磁干扰；（即使没有安全电缆，信号层与参考层之间的容抗也能形成环路）；
共模电流可以基于同样的原理当回流路径的阻抗存在时，在PCB平面或是IC封装内产生；例如PCB参考平面的自感或是器件电源路径的自感；这样，专用信号导致的经过阻抗的压降会产生地弹或电源弹现象；
下图显示了由IC的自感产生的共模电流，虽然信号是差分信号，可是共模电流可以叠加到IC任何的输入输出信号上
下图显示了差分信号阻抗对称和不对称时产生的共模电流情况
注：
所有的共模电流是源于差模信号（包括电源电流及浪涌）传输路径的不完善不均衡以及一些专用信号波形不对称产生的；
（2）共模电流产生的辐射
在一个设计优良的系统中，差模电流一般都有一个邻近的回流路径。
而由于两条方向相反，流量相等的电流产生的辐射能相互抵消，所以差模电流产生的辐射在整个电子器件辐射中经常不是显著的问题。
共模电流往往会在很大的环路路径中流动，而没有与之相反的电量相等的电流邻近。
由于在电磁场中很难抓住共模电流，所以经管其电量很小，产生的辐射却比差模电流不小；意识到这些，在PCB中为共模/差模电流提供低阻抗回流路径，减小共模/差模环路面积是系统设计中减小电磁干扰的重要途径；
下图是一个例子
下面是相关公式
（3）如何减小共模电流产生的辐射
减小共模电流产生的辐射与减小任何电流产生的辐射采用的基本方法是一样的，比如从本质上控制信号的频谱，幅度，电流路径的阻抗，减小环路面积等；下面是具体途径
a.由于共模电流是由差模电流产生的，所以它们有相同的器件，它们的幅度是相关的。
通过改变专用信号的电压幅度来减小差模电流的幅度以及不必要的一些器件，能够减小相同器件的共模电流；例如可以通过在源端增加滤波或是不采用快逻辑器件来实现；
b.共模电流由差模电流在它们的回流路径上经过非0阻抗产生的。
下面的措施用来减小回流路径的阻抗是经常使用的：
提供坚实连续的参考平面，走线时尽量贴近参考平面，远离平面边缘等;
c.上面两条方法指示了怎样减小共模 电压来减小共模电流。
共模电流幅度也可以通过在共模电流路径上增加阻抗来实现（比如在共模电流路径上采用共模扼流圈），还可以通过减小专用差模电流的幅度来实现（例如在源端增加串联电阻）；
d.共模电流产生的辐射比差模电流严重的多，因为没有邻近的电流回路。
所以提供邻近的电流回路也可以用来减小共模电流，这样就能减小环路面积，抵消磁场，以及减小回路阻抗。
例如，系统中的内部线缆可以放置在底盘的附近，这样就为金属壳内的共模电流提供了回路路径；
e.上面最后一条是在金属外壳内的设计中主要考虑的方法：
在PCB和底盘之间提供或不提供专门的连接；
（4）串扰
串扰经常是两条或多条线路间的共阻的结果。
串扰可以是：
a.容性的，在两条或多条线路之间，由邻近或耦合线路的表面面积造成；
b.感性，由两条电流回路的磁通量的连接和互感产生；
c.公共阻抗，有公共电流路径的串联电阻产生；公共阻抗耦合的一个例子是两个信号流经参考平面上的同一个电感或是狭槽。
一条线路上的电流在公共阻抗上的压降会影响另一条电流，以耦合噪音的形式在另一条电路上出现；
差模串扰经常作为一项基本的电路分析来进行评估，而串扰很少以EMI角度来进行完善的分析，尤其是共模串扰。
即使不会导致严重的基础问题，低级别的串扰如果耦合到I/O线路上也能产生发射失败。
5uA在线缆上也足够超过发射门限。
这个级别可以轻易地在信号线上（尤其是高速信号）耦合，并且如果该线靠近I/O部分就能产生传播。
静态线路（比如灯信号）不会携带高速信号，但是经常携带不小心耦合到的高频电流和电压。
这些线路和I/O线路之间的串扰会产生严重的干扰问题。
差模到共模，共模到差模之间的串扰同样遵循差模到差模之间的串扰规律。
对于EMI分析，共模串扰（比如线到线，面到线，面到面）同样要考虑。
同层两线间的串扰对于相同的与参考平面间的高度和线间距以及线下面参考平面上的电流密度有如下公式
下面是经常用来减小串扰的措施：
PCB叠层，布线以及电磁选择指导
地（L0）与电源（VCC）的术语说明
在闭合的电流路径或环路中，‘地’常常作为路径的一个部分存在。
既然地层或是地线通常被设计来为电路提供参考电压，所以用L0或是参考平面来描述更加合适一些；即使L0通常被认为是在板子的频率范围内恒定的0V，事实上经常不是，它们常常是EMI问题的源头，会产生电磁噪声。
地底盘是用做有到金属外壳有的直流连接的PCB网络的称谓。
尽管这些PCB网络和金属外壳的直流电阻非常小，在射频频率时，这些电阻通常会足够大到使L0到外壳之间存在显著的电压。
这就会导致明显的EMI问题，除非设计者专门在PCB底盘和金属壳之间提供一条低阻抗射频通路。
VCC通常是替代相对于L0存在一定的直流电压的电源平面或电源线的称谓。
还有一些其他的称谓，比如VDD,AVDD等，都是用来区分不同的电压的。
下面是可采用的一些设计要领
1．PCB叠层指导
a.设计PCB的第一步就是进行叠层，因为对于PCB的品质来说是最基本的；
b.电源层和L0层要尽量贴近，2-3mil最好；
c.尽量把布线层贴近L0层；
d.在靠近电源层的信号层上加L0的铺铜和填充；同样在靠近L0层的信号层上加电源的铺铜和填充
e.不要分割信号层附近的参考平面，除非有分立的变压器；
2．器件摆放
a.放置器件使高速信号长度以及I/O连接最短；
b.在电源管脚附近加去耦电容，要求是最少一个管脚加一个；
c.尽量在靠近被耦合层的PCB的一面加去耦电容；
d.将PHY的端接电阻靠近PHY放置,变压器中心抽头的电容靠近变压器中心抽头放置；
3．去耦和旁路
a.用容值最大的小封装陶瓷电容（0603,0402）；
b.用最小感值的路径连接直接从L0到电源层/电源线的电容；
c.在PCB上加电容去减小共振以及为一些信号提供旁路电流路径；
4．电磁部分
a.在完整的以太网连接器下放不能分割参考平面；
b.Broadcom不要求在变压器的靠近PHY端加两线共模扼流圈；
c.在电源输入电路加
d.在没有金属外壳的设计中不要加75ohm终端配置；
5．布线
a.用100ohm差分特性阻抗走线来走差分线，而且越近越好；
b.保持所有差分线对以及器件对称，平衡；
c.走线尽量靠近L0层而不是电源层；
d.严格设计包括时钟，I/O以及高速和复位信号等关键信号的走线；
e.所有关键信号必须贴近回流路径，而且保持回流路径连续；
f.走线不要穿越参考平面断裂处，而且要避免改变参考平面；
g.在布线时，板子投板前要保证所有关键信号有连续的回流路径；
h.不要靠近板边缘走线（要求：
与板边缘距离>10H）；
i.尽可能扩大线距，对于关键信号最少采用3H规则；H为线宽；
j.采用时间域反射匹配和检查PCB走线的阻抗；
k.串联端接对与减小EMI和串扰是有效的，因为它减小电流；
l.邻近信号层的走线最好是垂直的，以减小串扰；
m.在线缆端以太网信号间分别在表/里层保持高压间距50/5mil；
6．用过孔缝合L0层
a.如果信号改变参考平面（回流路径被破坏），增加地过孔或是旁路电容；
b.在信号孔的附近和L0层的边缘加L0孔；
PCB叠层
注：
好的PCB叠层是获得高质量信号，低噪声，低电磁干扰的基础；劣质的PCB叠层以及劣质的电磁处理是最常见的导致噪声，串扰以及电磁干扰的原因。
PCB布局首先从仔细进行板叠层开始
指导PCB布局选择的要点有：
1．电源层和L0层要尽量贴近，2-3mil最好，这样就能提供低感抗的容性环境。
这样才能给开关边缘陡峭的高频器件提供足够的能量，并且在PCB上提供一套低阻抗电源传输系统。
为了增大容性，减小感性，要尽可能减小电源层和L0层的间距；
2．在靠近电源层的信号层上添加L0的填充面（或铺铜），在靠近L0层的信号层添加电源的填充面（或铺铜）会很有效。
这样能改善旁路和耦合，并且能减小提供不同电压的电源层的层断裂（plane-cuts）。
注意靠近这些敷铜面的信号层上的特性阻抗的要求（因为在信号线附近有较大面积的敷铜会对信号的阻抗有影响）；
3．强烈建议所有的布线层（信号层）都靠近L0层而不是电源层；
4．保持所有布线层靠近同一个参考平面（当换层时，最好信号的参考平面不变），最好是L0层，可以帮助获得连续的电流路径，这样可以减小噪声，串扰以及电磁干扰；
5．避免在电源层和L0层之间放置布线层；
6．为了减消PCB成本而减少层数通常会在价格和性能上产生冲突；
下面几页会展示一些PCB叠层的例子以及说明它们的特点。
不同的应用会需要不同的PCB叠层。
这些例子图解了一些重要的PCB叠层的标准，可以用做所有PHY器件设计的指导而不是建议；
6布线层的12层PCB板
这样叠层的优点是：
1．电源层和L0层很好的耦合了；
2．电源层可以被分割成多种电压区域，不用担心走线的电流流动，因为信号的电流路径靠近L0参考平面，所有的信号回流都在L0层上。
所以很容易保持电流路径的连续，另外多使用L0过孔也会有好处（尤其在信换层处）；
在临近的布线层之间的层到层的串扰是需要注意的，平行的走线必须减少。
增加布线层之间的绝缘体的厚度以及减小布线层到临近的参考平面层之间绝缘体的厚度能减小串扰。
临近布线层之间对串扰的上述处理对任何PCB叠层都适用。
6布线层的10层PCB板
许多对成本敏感的PCB由于参考平面层的减少会使电源层和L0层之间的间距增大。
这样就会阻碍PCB的电源层到L0层之间的低阻抗路径，造成的后果是：
1．在电源入口处产生高频的纹波（穿过PCB的差模和共模噪声造成）
2．参考平面上的射频电压下降（共模噪声造成）；
3．电流路径不连续（共模噪声和串扰造成）；
下图提供了改善的方法：
如果可能的话在靠近电源层的PCB的一端在其连接处放置耦合和旁路电容。
这样可以减小电容带来的感抗。
4步线层的8层PCB板
4和3布线层的6层板
左图的叠层对于高速设计来说不是很好，因为电源层和L0层没有紧密的靠在一起，中间的布线层在它们之间。
这样的叠层会在电源传输系统上产生显著的噪声，会增加串扰以及电磁干扰。
当电源层被用做多种电压时，情况会加剧。
要改善有以下设计建议：
1．靠近电源层的信号层要尽可能填充L0信号。
L0的填充必须用间距进可能多的过孔连接到L0层；
2．旁路和耦合电容要放置在底层（靠近电源层）；
3．当需要多种电压时，电源层分割要尽可能小。
为了保持贴近电源层的信号的电流路径的连续，如果可能的话，有些电源的通路可以在表层或信号层用填充来实现，也比在电源层分割要好。
如果一定要在电源层分割出多种电压区域的话，那么贴近电源层的线路一定不要穿过分割处，不然的话，回流路径就会很不连续；
而右图中的叠层就会有很大的优势，因为电源层和L0层紧密的耦合在一起，而且所有的信号都贴近L0层（在电源层和L0层之间没有布线），这样由于决大部分的信号的回流路径都在L0层或是L0的填充上，所以即使把电源层分割成很多部分也不会影响到信号的回流路径的连续性上。
低成本的叠层规范（包括二层板和四层板）
一般4层板和2层板的叠层都不会很好的考虑到噪声，电源以及信号的完整性，电磁干扰问题，所以它们不适合用来进行高速设计。
然而，它们可以用做一些对成本很敏感的产品。
减少层数往往导致PCB板性能上的表现，噪声，串扰，电磁干扰问题就会增加。
这些叠层的实用性很大程度要依靠整体的系统设计，复杂性，速率（人为信号以及非人为信号的频率以及带宽），器件的选择以及PCB的布局布线。
为了获得让人满意的表现，在系统设计以及布局布线上往往要花费更多的多的时间。
通过非常细致的布局布线以及器件选择，在一些设计中使用低成本的PCB板是可以的。
虽然不推荐使用这些性能有缺陷的叠层，下面一些指导还是提供给那些设计者去平衡成本和性能上的矛盾。
在这里不可能提供非常详细的指导，因为不同的设计情况是不一样的，但是一些高速设计的规范在下面列出来了，帮助在低成本的板子上实现最好的可能的表现。
重要的规范有：
1．通过保持电源和L0的低阻抗来保持电压传输的完整性；
2．努力保持电流路径的连续性，使信号和它的回流路径保持贴近，至少在重要信号上要做到这一点；
如果产品设计公司没有精通高速PCB设计以及EMI的专业技术的人员，最好雇佣一个有经验的PCB设计公司来完成。
虽然通过这个途径在一开始要花费更多的时间去设计板子，但最终往往能通过减少风险，减少板子的反复次数，以及减少发现并解决功能上以及EMI方面的时间来达到节省时间和金钱的目的。
4层板PCB
如果可能的话，最好的方法是用两个L0层，把所有的信号和电源都走在表层上；见下图左
另一种方法，如果上面的方法不能实现，使用完整的电源层和L0层，在表层上走线，那就在贴近电源层和L0层的表层上任何可以的区域增加相应的填充面。
见下图右。
如果在板子的某处需要附加的本地电源，试着在贴近L0层的表层上用粗线进行连接。
如果电源是通过走线来传输的，那么在器件的电源管脚处放置去耦电容是非常关键的。
为了给在表层进行换层的信号提供连续的电流路径，可以使用L0的过孔来连接两个L0层。
如果使用了L0层和电源层，就必须在靠近信号过孔的地方防止旁路电容。
要尽量避免所有穿过电源层分割处的走线，并且要特别注意可以通过使用低感抗电容走线以及增加贴近电源层的L0填充来减小电源传输路径的阻抗。
下图是两种4层板的叠层方式
两层板
在两层板的PCB上，没有专门的层来提供参考L0电压，也没有专门的层来传输电源电流。
因此减小电源传输阻抗，为关键信号提供临近的电流回流路径，都可以最终达到降低噪声，串扰以及电磁干扰，也要尽量完成下面两个目标：
1．把L0和电源网络看成差分信号来处理，走线时在走其他信号之前先把这两个网络走成一对，越近越好。
在器件的电源管脚处放置陶瓷去耦电容；
2．将所有关键信号（比如高速信号，敏感信号）和它们各自的参考L0信号当作差分信号来处理，在这些关键信号走线的临近尽量走上L0信号（如与时钟信号平行步线）。
上述的一些重要步骤，比如为关键信号提供参考电平信号以及电源传输通路，在下图简洁的描绘了出来：
在走完电源信号以及重要信号之后再对其他的信号进行步线。
当非关键信号也走完之后，把所有L0信号用线连接起来，越多越好，在扳子上构造一个L0的参考网络，同样的也构造一个电源网。
在板子上的电源信号与L0信号之间加上旁路电容。
除非有特殊原因（比如阻抗要求），把所有没有使用的区域填充上L0信号。
以太网I/O原理图以及走线
采用变压器以及连接器的设计
下图展示了采用变压器以及连接器的千兆以太网接口的参考设计
下面的注释是图中用到的：
1．中心抽头的电容值可以根据EMC的表现来进行调整；
2．10M和100M电口与1000M的区别是每个端口只有一对差分信号；
3．多端口的抽头电压可以同一个磁珠来进行滤波；
下图展示了整个PHY前端的处理
下面的内容是上图中用到的：
1．在非屏蔽的外壳中，要么采用隔离带要么将以太网连接器与变压器之间的区域掏空；
2．在变压器下方不要放置除差分信号接口相关的器件以外的其他器件；
3．中心抽头电容，共模电路的终端匹配，或是一些滤波电容可以放置在靠近变压器管脚的区域；
4．如果采用分割区的话，可采用0ohm电阻或是电容来桥接分割区；在一些情况下它们可能会影响频域或是电磁辐射（在某些频率或大或小），这可以用来实现一些实验目标；
上图简洁的设计是基于以下条件下的：
1．电源层和L0层很好的去耦了或是旁路的（例如，它们之间的射频阻抗很小）；
2．电源层和L0层相互紧密贴合；
3．如果在靠近电源层的信号层上有走信号，那么这些信号线最好不要穿过电源分割处；
如果采用了分割，变压器管脚下方的L0层应该足够大，以满足器件的要求（比如中心抽头用的电容或是共模的端接电路要用到L0信号）。
但是器件（除了上述的）不能直接靠近变压器放置，差分线也不能走在变压器下方。
连续的电流路径以及电源层的大小
在一些设计中，将PHY和I/O器件之间区域的电源层全部掏空，这必须是在保证所有贴合电源层的信号的电流回流路径是连续的前提下才行。
（例如所有的走线都靠近连续的参考平面，没有穿过任何边缘区）。
如果连续性达不到，就必须通过改变参考平面层敷恫的形状来保证所有临近的信号层的走线的上方或下方有连续的参考平面层。
通过改变参考平面层敷恫的形状来获得一条连续的电流路径是必须的，这样可以减小辐射，串扰以及受干扰能力。
造成电流路径不连续的违规走线可能会引起电磁干扰以及信号完整性的问题。
如果要寻找平衡的话，比起缩小电源层，持电流路径的完整性更重要些，这就不能在参考平面层的边缘或是穿过和沿着分割区进行走线。
下图显示了使用了连接器和变压器的电路的另一种走线方式。
电源层被缩小并且远离I/O走线以及管脚。
空置的电源层区域（不是分割处）进行L0的填充（即铺铜）
变压器和连接器是一体的设计
下图显示了采用整合连接器的千兆以太网接口：
上图中的中心抽头用的电容可以根据EMC表现进行调整
下图是实物展示图：
注意：
采用整合连接器时不要对L0层进行分割。
连接器的外壳必须连接到L0参考平面层上。
上图假定电源层和L0层很好的相互贴合和耦合了，并且靠近电源层的信号层的走线不能穿过电源层的边缘处。
靠近电源层的信号层上的布线
注意：
强烈建议所有高速信号以及I/O信号的走线，包括差分信号在靠近L0层的信号层上进行布线，而不是
升级会员 