数字式竞赛抢答器综述.docx
《数字式竞赛抢答器综述.docx》由会员分享，可在线阅读，更多相关《数字式竞赛抢答器综述.docx（8页珍藏版）》请在冰豆网上搜索。
数字式竞赛抢答器综述
课程设计
课程名称数字电子技术基础
题目名称数字式竞赛抢答器
学生学院材料与能源学院
广东工业大学课程设计任务书
题目名称
学生学院
专业班级
姓名
学号
一、课程设计的内容
数字式竞赛抢答器。
二、课程设计的要求与数据
设计要求包括：
1.设计1个可容纳6组参赛队的数字式抢答器，每组设1个按键，供抢答者使用；
2.当1个抢答者抢答后，其他抢答者的按钮不起作用；
3.设置1个主持人复位按键，主持人复位后，允许抢答，当某组抢答后，由数码管显示其组号；
4.开始抢答后，设置一个9s的倒计时显示。
若9s内有某组抢答，则计时器停止计时，显示当前计时值；若9s到时仍无人抢答，计时停止，此时不允许抢答，等待主持人复位；
5.设置1个计分电路，每组开始预置10分，由主持人计分，答对1次计1分，答错1次扣1分。
注：
1.由于DE2板数码管数量有限，由于有6组的分值均需要显示，所以有一部分组别
的分值可以用指示灯来模拟显示；
2.抢答按键可以用开关进行模拟。
三、课程设计应完成的工作
1.利用各种电子器件设计数字式竞赛抢答器；
2.利用DE2板对所设计的电路进行验证；
3.总结电路设计结果，撰写课程设计报告。
四、课程设计进程安排
序号
设计各阶段内容
地点
起止日期
1
选择课程设计题目，分析题目要求及熟悉实验软件。
实验2号楼214、212
6月5号
2
查阅资料，提出设计方案并讨论，设计电路。
实验2号楼214、212
6月10号~6月18号
3
进行原理图输入并调试电路
实验2号楼214、212
6月19号
4
调试电路、改进
实验2号楼214、212
6月19号
5
下载并检查
实验2号楼214、212
6月19号
6
完成设计报告
6月24号
5、应收集的资料及主要参考文献
1、参考资料：
（1）电子技术综合设计与实践_DE2使用教程-打印版.pdf
（2）QuartusII中的宏模块（含74系列逻辑器件）.pdf
（3）DE2_pin_assignments.csv
（4）AlteraQuartusII入门教程（基于AlteraDE2板和原理图设计）.pdf
（5）数字电子技术基础（第五版）清华大学电子学教研组编
2、参考元器件：
优先编码器74ls148、锁存器74ls279、译码器74ls47、分频器74ls292、单时钟同步十进制加/减法计数器74ls190
发出任务书日期：
年月日指导教师签名：
计划完成日期：
年月日基层教学单位责任人签章：
主管院长签章：
摘要
该课程设计内容主题为数字式竞赛抢答器，主体部分为抢答电路，扩展部分为对错判断电路。
主体部分实现功能是：
主持人允许抢答，第一个选手抢答后其他选手无法抢答，通过电路最终在显示电路上实现对第一位抢答选手编号的显示。
如果允许抢答后9秒没有人抢答，电路实现不能抢答的功能。
拓展部分实现功能：
主持人对选手回答情况进行对错显示。
此课程设计主要是以《数字电子技术基础（第五版）》为知识基础做出。
第一章系统结构及其工作原理1
第二章单元电路设计1
一、主体部分2
二、扩展部分3
第三章电路连接与逻辑分析3
一、电路连接3
二、电路逻辑分析3
三、电路缺陷4
第四章总结体会4
附录5
第1章系统结构及其工作原理
根据设计题目要求可拟出定时抢答器的总体框图如图1所示。
它由主体电路和拓展电路两部分组成，主体电路完成基本的抢答功能，扩展电路完成各选手的得分显示功能。
（由于此次时间较为紧迫，扩展电路没有及时作出，取之是主持人对答题对错的判断）。
图1抢答器基本框图
抢答器的工作过程是：
接通电源时，主持人将按键打到“1”，计数器开始倒计时，编码器电路工作，直到有人抢答，优先编码电路将数据传输到锁存电路进行锁存，通过译码器输出显示。
第一个人抢答之后，优先编码器通过锁存器，把“有人抢答”信号传到编码器，使得编码器输出端被封锁到高电平状态，抢答按钮无效。
如若无人抢答，倒计时9秒后，倒计时电路将“倒计时结束”信号传输给编码电路，同样使得编码器输出端被封锁在高电平状态，抢答按钮无效。
一切结束之后，主持人将按钮打到“0”电路复位，恢复到初始状态，等待主持人再打到“1”才可开始抢答。
第2章单元电路设计
图2优先编码器74ls148图3锁存器74ls279图4译码器74ls47
图5分频器74ls292图6单时钟同步十进制加/减法计数器74ls190
图774ls279真值表
1、主体部分：
抢答电路
1、优先编码电路：
该设计由优先编码器74ls148组成如图2，实现其抢答按钮有“0N”到“7N”，由于设计要求6个抢答按钮，而且该编码器为低电平有效，故此设计将“0N”与“7N”输入端接高电平即“VCC”。
2、锁存电路：
该设计由锁存器74ls279组成，如图3，观察74ls279门电路可以发现它是由4个SR触发器构成，该锁存器能够锁存信号，同时根据其真值表（图７）可以观察到其输入端低电平有效，由此与优先编码器输入端的低电平有效的两个低电平有效，从而使得最后输出端能够是高电平编码输出。
3、译码器电路：
该设计由74ls47组成，如图4。
译码器直接接数码管的7个端口，就可以根据显示抢答选手的编号。
4、倒计时电路：
该设计由分频器74ls292以及单时钟同步十进制加/减法计数器74ls190组成分别如图5、6所示。
根据课程设计要求，需要每秒1个脉冲，故在此过程中将分频器A、D、E三个端口接高电平，B、C接低电平，实现每1.4秒一个脉冲。
单时钟十进制加/减法计数器74ls190实现。
将置数端Ａ、Ｄ接高电平，Ｂ、Ｃ接低电平为“1001”对应十进制编码为“9”，输出端为“000”作为一个信号通过电路设计使得计数器停止工作，等待主持人复位。
2、扩展部分：
对错判断电路
图8对错判断电路
输入端为主持人的对错按键，输出端连接LED灯，主持人根据对错亮出相应的灯色
第3章电路连接与逻辑分析
图9抢答电路
一、电路连接：
如图9所示
二、电路逻辑分析：
1、当主持人的按键为“0”低电平时，没有人按键的情况下，优先编码器74ls148的GSN（Yes’）即为“1”高电平，锁存器S4N和R4N端口就分别为“1”“0”根据真值表Q4输出端为“0”。
单时钟同步十进制加/减法计数器74ls190中LDN为“0”低电平，此时输出一直为预置数，其他电路不工作。
2、当主持人按键为“1”高电平时：
（1）、只要是还没有人抢答情况下：
优先编码器74ls148的GSN（Yes’）即为“1”高电平，锁存器S4N和R4N端口就分别为“1”“1”根据真值表为保持原来的状态，所以Q4仍然输出为“0”根据电路连接，优先编码器编码器EIN端口也为“0”。
（2）、当有人抢答时：
优先编码器74ls148的GSN（Yes’）即为“0”高电平，锁存器输出端口Q4为“1”，根据电路连接，最后优先编码器EIN端口为“1”，优先编码器的输出端被封锁在高电平状态，所有输出都为“1”信号到锁存器都是保持状态，根据电路连接，此时计数器也处于保持状态。
（3）、9秒倒计时结束：
根据电路连接，单时钟同步十进制加/减法计数器74ls190此时输出为“000”所以根据电路连接优先编码器编码器EIN端口也为“1”，优先编码器输入端口被封锁。
3、电路缺陷：
当主持人按键为“0”低电平时没有封锁掉编码器输出端，按照图9的电路图，则若是在这种状态下（主持人按键为“0”），有选手按下选择键，则会出现译码器74ls47通过数码管显示出选手的编号，会出现混乱。
所以建议是将74ls47的BIN端口接让主持人的按键直接控制而不是接电源VCC。
附录：
完整电路图
升级会员 