高密度在线可编程逻辑 8路彩灯循环显示设计.docx
《高密度在线可编程逻辑 8路彩灯循环显示设计.docx》由会员分享，可在线阅读，更多相关《高密度在线可编程逻辑 8路彩灯循环显示设计.docx（22页珍藏版）》请在冰豆网上搜索。
高密度在线可编程逻辑8路彩灯循环显示设计
在系统可编程技术及应用
综合设计报告
题目：
8路彩灯循环显示设计
小组成员姓名及学号
姓名
学号
樱花
A
古城
B
指导教师：
C
目录:
1）概述…………………………………………3
2）实现原理……………………………………3
3）实现方法……………………………………13
4）实现过程……………………………………15
5）结果…………………………………………18
6）结论…………………………………………18
7）附录…………………………………………20
8）
一、概述
设计一个能实现四中花型变化的8路彩灯，分别为1,从左向右依次闪烁2.从右向左依次闪烁3.从中间向两侧依次闪烁4.从两侧向中间依次闪烁。
Control接入两个开关控制选择哪种花型，并设置暂停开关，使花型能够暂停。
二、实现原理
工作原理：
设计一个八路彩灯系统需要八个输出端口以分别接至八个彩灯，且它应受输入时钟控制使八个输出端口（q[0,1,2,3,4,5,6,7]）循环显示花色。
我们想要四个花色，且可以通过按键选择四种花色之一作为循环演示，于是，我们可以用控制按键control[0,1]控制两个开关（相当于两位二进制矢量）进行花型选择。
但我们想在演示花色时，能通过一暂停按键使花色暂停，则可以再输入端置一stop键控制，使其有效时，输出不变，还可在输入端置一复位键rst,使其有效时，无输出。
对于输入时钟，有与要显示花型显示频率为一到十几赫兹，而开发板始终一般为50Mhz,因此需要进行分频。
因此，我们设计一个50Mhz分频为5hz的分频器，一个q[0,1,2,3,4,5,6,7]随clock,stop,rst循环变化的控制器，可用VHDL实现。
S0：
全灭
S1：
从左向右循环
S2：
从右向左
S3：
从两侧向中间
S4：
从中间向两边
Altera公司简介：
自二十年前发明世界上第一个可编程逻辑器件开始，Altera公司（NASDAQ：
ALTR）秉承了创新的传统，是世界上"可编程芯片系统"（SOPC）解决方案倡导者。
Altera公司总部位于美国加州的圣何塞，并在全球的14个国家中拥有近2000名员工，其2005年度的年收入高达11.23亿美元。
Altera将其早在1983年发明的可编程逻辑技术与软件工具、IP和设计服务相结合，向全世界近14,000家客户提供超值的可编程解决方案。
其新产品系列将可编程逻辑的内在优势——灵活性、产品及时面市——和更高级性能以及集成化结合在一起，专为满足当今大范围的系统需求而开发设计。
Altera的可编程解决方案帮助系统和半导体公司快速高效的实现创新，突出产品优势，赢得市场竞争。
自二十年前发明世界上第一个可编程逻辑器件开始，Altera公司（NASDAQ：
ALTR）秉承了创新的传统，是世界上"可编程芯片系统"（SOPC）解决方案倡导者。
同时产品以开头系列：
EP1S、EP1SGX、EP2S、EP2SGX、EP1C、EP2C、EP3C、EP4C，EPF,EPM，EP1C EP2C EP3C EP1S EP2S EP3SEEP3SEP4SEP1AGX EP2AGXEP1SGX EP2SGX等等。
ALTERA处理器
可编程逻辑设备（PLD）-PLD解决方案是ALTERA。
Altera的各种各样复杂的可编程逻辑设备（CPLD），如MAXII；高密度高性能现场可编程门阵列（FPGA），如Stratix、StratixII、StratixGX、StratixGXII；低成本低功率的FPGA，如CycloneIII、CycloneII、Cyclone、32位嵌入式处理器NiosII，开发和演示板。
Altera提供业界最全面的一流处理器、软件开发工具等这些都含在一个FPGA设计流程中。
ALTERA嵌入式Altera的可编程解决方案帮助系统和半导体公司快速高效的实现创新，突出产品优势，赢得市场竞争。
通信、计算机存储器市场的发展趋势不容乐观，而工业和消费类电子产品则呈上升态势，后者有更佳的表现。
CMOS数字逻辑产品方面，每逻辑单元价格每年降低25%~35%。
用户们正在寻求小型及缺乏灵活性的ASIC和ASSP的替代产品，这对CPLD来讲，是个很好的发展机会。
MaxII器件是Altera新开发的CPLD系列，与原有Max相比，成本降低了50%，功耗降低了90%，同时保持了Max系列的即用性、单芯片、非易失性和易用性。
DSP器件功能
1）AlteraFPGA整合了多种功能特性，如嵌入式存储器、嵌入式乘法器、嵌入式处理器、高速I/O缓冲以及外部存储器接口等，非常适合于在无线，医疗，高清视频和其它系统中实现高性能数字信号处理（DSP）功能。
2）28-nm精度可调DSP模块体系结构，高性能数字信号处理（DSP）应用对精度的要求越来越高，范围通常大于18位。
在各种应用中都出现了这类需求，包括：
（1）要求支持更高分辨率和多路天线体系结构的雷达系统
（2）进行MIMO处理的无线基站通道卡 （3）需要高精度滤波和快速傅立叶变换（FFT）的医疗和测试应用 为满足高精度信号处理需求，我们开发了业界的第一款精度可调DSP模块。
这一集成模块是StratixV、ArriaV和CycloneVFPGA体系结构的一部分，在编译时可以采用18位模式或者高精度模式来配置每一模块。
每一AlteraFPGA系列都对精度可调DSP模块进行了优化，以满足严格的DSP要求。
例如，StratixVDSP模块适用于军事、高性能计算以及医疗最终市场等非常高端的DSP精度要求。
ArriaV和CycloneVFPGA共享了同样的DSP模块，针对仍然需要高精度DSP的低功耗应用进行了优化，例如，无线、工业和广播最终市场等应用。
DSPIP内核功能
Altera为设计提供多种知识产权（IP）MegaCore功能，采用我们的FPGA构建数字信号处理（DSP）数据通路。
这些功能包括简单的算法直至复杂的多速率滤波器和视频处理功能。
所有的AlteraMegaCore功能以及Altera宏功能合作伙伴计划（AMPPSM）提供的宏功能都经过严格测试，符合甚至超过了工业标准的苛刻要求。
使用AlteraDSPBuilder和SOPCBuilder系统设计工具，很容易集成您自己的定制DSP功能库和Altera提供的功能。
Altera视频系列
1）使用Altera视频知识产权（IP）、参考设计和开发套件构建您的下一设计，您能够充分发挥Altera创新FPGA特性的优势，包括：
（1）丰富的嵌入式存储器模块
（2）大量的寄存器 （3）高速DDR存储器接口 Altera视频系统解决方案提供三个组件帮助您建立最可靠的系统设计，迅速完成开发：
Altera视频设计工作台——它组合了IP内核、接口标准和系统级设计工具，支持即插即用视频系统设计流程。
Altera提供全套的视频功能IP模块，可以将其连接在一起，用于设计和构建视频系统。
此外，Altera视频设计工作台完成的设计是开放的，您很容易采用自己的定制功能模块来替代AlteraIP。
视频参考设计包——Altera以及合作伙伴开发的参考设计，采用Altera视频设计工作台进行构建。
可靠的图像格式转换参考设计包经过了硬件验证，您可以把它当做立即开始应用设计的起点。
DSP系列视频开发套件——这一套件也是由Altera及其合作伙伴开发的，帮助您面向视频系统设计进行原型开发。
这些套件基于我们非常受欢迎的Stratix、Arria和CycloneFPGA系列，支持多种视频I/O格式（例如，SDI、ASI、DVI、HDMI、复合信号和VGA等）。
2）Altera开发了视频设计工作台，大大缩短了视频应用设计周期。
该工作台组成包括：
（1）基本构建模块视频图像处理知识产权（IP）内核库，设计用于实现简单的即插即用型接口。
（2）低开销流视频接口协议，可以作为开放标准。
（3）SOPCBuilder等系统工具，可自动生成控制和仲裁逻辑。
（4）HD参考设计包，可以作为您视频数据通路设计的起点。
3）DSP视频处理设计，Altera提供最全面的视频处理设计系列产品——全部采用了AlteraVIP视频内核套装进行开发。
（1）Altera视频和图像处理实例设计演示了NTSC或者PAL格式标准清晰视频流的动态缩放和剪辑，在背景层上支持画中画混合。
通过数字视频接口（DVI），以高清晰分辨率（1024×768）输出视频流。
该设计在CycloneIII视频开发套件上进行了全面验证。
（2）使用了SDI视频输出的各种格式转换参考设计——主要用于广播应用。
这些设计支持双通道上/下/交叉转换，实现了分辨率高达1080p的多相缩放、运动自适应去隔行、混合以及帧速率转换功能。
这些设计在StratixIIGX音频视频开发套件上进行了验证。
（3）Altera的合作伙伴Bitec开发了适用于CycloneIII视频开发套件的多个参考设计。
请滚动到本页面的底部，获得颜色空间转换、画中画、4通道视频合成以及1080pH.264编码器设计。
（4）Altera合作伙伴Microtronix也开发了多个视频参考设计，适用于StratixIII广播IP开发套件和CycloneIIIViClaro视频开发套件。
双核ARMCortex-A9MPCore处理器
（1）800-MHz双核处理器支持对称和非对称多路处理
（2）每一处理器包括以下组成：
（3）高效的双发超标量流水线（2.5MIPS*每MHz）
（4）用于媒体和信号处理加速的NEONTM媒体处理引擎
（5）单精度和双精度浮点单元
（6）32-KB指令和32-KB数据高速缓存
（7）连贯高速缓存，以增强处理器间的通信功能
（8）采用了TrustZone安全技术的存储器管理单元
（9）Thumb-2技术，增强了代码密度、性能和功效
（10）Jazelle扩展体系结构，加速了Java虚拟机
（11）编程跟踪宏单元，实现处理器指令流的全面可视化
（12）共享512-KB、8路联合L2高速缓存，按路、行或者主机进行锁定
（13）加速连贯端口，支持CPU扩展连贯存储器访问
（14）普通中断控制器
（15）32位通用定时器
（16）看门狗定时器
Quartus软件
AlteraQuartusII作为一种可编程逻辑的设计环境,由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。
当前官方提供下载的最新版本是v13.0。
AlteraQuartusII（3.0和更高版本）设计软件是业界唯一提供FPGA和固定功能HardCopy器件统一设计流程的设计工具。
工程师使用同样的低价位工具对StratixFPGA进行功能验证和原型设计，又可以设计HardCopyStratix器件用于批量成品。
系统设计者现在能够用QuartusII软件评估HardCopyStratix器件的性能和功耗，相应地进行最大吞吐量设计。
Altera的QuartusII可编程逻辑软件属于第四代PLD开发平台。
该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。
Quartus平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。
改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。
支持MAX7000/MAX3000等乘积项器件2.0版QuartusII设计软件现在除了支持Altera的APEX20KE，APEX20KC，APEXII，ARM的Excalibur嵌入处理器方案，Mercury，FLEX10KE和ACEX1K之外，还支持MAX3000A，MAX7000系列乘积项器件。
MAX3000A和MAX7000设计者现在可以使用QuartusII设计软件中才有的所有强大的功能。
软件体积缩小，运行速度加快
QuartusII2.0安装软件为290M,完全安装为700M,如果定制安装，不选择Excalibur嵌入处理器，则安装所需空间为460M,比QuartusII1.1版本减少一半以上的空间要求，却能支持ALTERA全部芯片的开发。
同时软件的装载，编译，仿真速度比1.1版本大大加快。
LogicLock设计流程把性能提升15%。
QuartusII2.0设计软件通过增强层次LogicLock模块级设计方式，将性能平均改善15%。
LogicLock设计流程把整个模块的放置交由设计者控制，如果必要的话，可以采用辅助平面布置。
LogicLock设计流程运行设计者单独地优化和锁定每个模块的性能，在大型SOPC设计的构建过程中也保持整个系统的性能。
2.0版QuartusII设计软件把新的LogicLock设计流程算法集成到未来的Altera器件中，该算法充分利用了模块级设计的优势。
采用快速适配选项缩短编译时间QuartusII2.0增加了一个新的快速适配编译选项，选择中这个选项，将会比缺省设置要缩短50%的编译时间。
快速适配功能保留了最佳性能的设置，加快了编译过程。
这样布局适配算法反复的次数更少，编译速度更快，对设计性能的影响最小。
新的功能减小了系统级验证。
2.0版QuartusII设计软件引入了新的功能，加快验证过程，这通常是SOPC设计流程中最漫长的阶段。
在最初的编译时间中，新的SignalProbe技术允许用户在保留设计最初布线，时限和设计文件的同时把内部节点引到未用的管脚进行分析。
SignalProbe技术完成了现有SignalTap嵌入逻辑分析的功能。
而且，设计者能够使用新版本中提供的HDL测试模板快速地开发HDL仿真矢量。
2.0版QuartusII设计软件也可以自动地从QuartusII仿真器波形文件中创建完整的HDL测试平台。
2.0版QuartusII设计软件也支持高速I/O设计，生成专用I/O缓冲信息规范（IBIS）模型导入到常用的EDA信号集成工具中。
IBIS模型根据设计中每个管脚的I/O标准设置来定制，简化第三方工具的分析。
5.0版以上支持双核CPU的嵌入。
Altera公司每出一个新版本都会缩短其编译速度。
因为它的编译速度实在是很慢。
内核,就是指软核（可以由使用者根据自己的需要定制相应的功能）可以用NIOSII实现。
QuartusII可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。
具有运行速度快，界面统一，功能集中，易学易用等特点。
QuartusII支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。
对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。
此外，QuartusII通过和DSPBuilder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。
功能编辑QuartusII提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：
可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；芯片（电路）平面布局连线编辑；LogicLock增量设计方法，用户可建立并优化系统，然后添加：
1.对原始系统的性能影响较小或无影响的后续模块；
2.功能强大的逻辑综合工具；
3.完备的电路功能仿真与时序逻辑仿真工具；
4.定时/时序分析与关键路径延时分析；
5.可使用SignalTapII逻辑分析工具进行嵌入式的逻辑分析；
6.支持软件源文件的添加和创建，并将它们链接起来生成编程文件；
7.使用组合编译方式可一次完成整体设计流程；
8.自动定位编译错误；
9.高效的期间编程与验证工具；
10.可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；
11.能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。
FPGA
FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限缺点。
以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。
这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。
在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。
一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
FPGA一般来说比ASIC（专用集成电路）的速度要慢，实现同样的功能比ASIC电路面积要大。
但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。
厂商也可能会提供便宜的但是编辑能力差的FPGA。
因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。
另外一种方法是用CPLD（ComplexProgrammableLogicDevice，复杂可编程逻辑器件）。
FPGA的开发相对于传统PC、单片机的开发有很大不同。
FPGA以并行运算为主，以硬件描述语言来实现；相比于PC或单片机（无论是冯诺依曼结构还是哈佛结构）的顺序操作有很大区别，也造成了FPGA开发入门较难。
目前国内有专业的FPGA外协开发厂家，如[北京中科鼎桥ZKDQ-TECH]等。
FPGA开发需要从顶层设计、模块分层、逻辑实现、软硬件调试等多方面着手。
早在1980年代中期，FPGA已经在PLD设备中扎根。
CPLD和FPGA包括了一些相对大数量的可编辑逻辑单元。
CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。
CPLD和FPGA的主要区别是他们的系统结构。
CPLD是一个有点限制性的结构。
这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器组成。
这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。
而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。
CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。
因此一个有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。
允许他们的设计随着系统升级或者动态重新配置而改变。
一些FPGA可以让设备的一部分重新编辑而其他部分继续正常运行。
CPLD和FPGA还有一个区别：
CPLD下电之后，原有烧入的逻辑结构不会消失；而FPGA下电之后，再次上电时，需要重新加载FLASH里面的逻辑代码，需要一定的加载时间。
1985年，当全球首款FPGA产品——XC2064诞生时，注定要使用大量芯片的PC机刚刚走出硅谷的实验室进入商业市场，因特网只是科学家和政府机构通信的神秘链路，无线电话笨重得像砖头，日后大红大紫的BillGates正在为生计而奋斗，创新的可编程产品似乎并没有什么用武之地。
事实也的确如此。
最初，FPGA只是用于胶合逻辑（GlueLogic），从胶合逻辑到算法逻辑再到数字信号处理、高速串行收发器和嵌入式处理器，FPGA真正地从配角变成了主角。
在以闪电般速度发展的半导体产业里，22年足够改变一切。
“在未来十年内每一个电子设备都将有一个可编程逻辑芯片”的理想正成为现实。
1985年，Xilinx公司推出的全球第一款FPGA产品XC2064怎么看都像是一只“丑小鸭”——采用2μm工艺，包含64个逻辑模块和85000个晶体管，门数量不超过1000个。
22年后的2007年，FPGA业界双雄Xilinx和Altera公司纷纷推出了采用最新65nm工艺的FPGA产品，其门数量已经达到千万级，晶体管个数更是超过10亿个。
一路走来，FPGA在不断地紧跟并推动着半导体工艺的进步——2001年采用150nm工艺、2002年采用130nm工艺，2003年采用90nm工艺，2006年采用65nm工艺。
在上世纪80年代中期，可编程器件从任何意义上来讲都不是当时的主流，虽然其并不是一个新的概念。
可编程逻辑阵列（PLA）在1970年左右就出现了，但是一直被认为速度慢，难以使用。
1980年之后，可配置可编程逻辑阵列（PLA）开始出现，可以使用原始的软件工具提供有限的触发器和查找表实现能力。
PAL被视为小规模/中等规模集成胶合逻辑的替代选择被逐步接受，但是当时可编程能力对于大多数人来说仍然是陌生和具有风险的。
20世纪80年代在“megaPAL”方面的尝试使这一情况更加严重，因为“megaPAL”在功耗和工艺扩展方面有严重的缺陷，限制了它的广泛应用。
然而，Xilinx公司创始人之一——FPGA的发明者RossFreeman认为，对于许多应用来说，如果实施得当的话，灵活性和可定制能力都是具有吸引力的特性。
也许最初只能用于原型设计，但是未来可能代替更广泛意义上的定制芯片。
展，FPGA由配角到主角，很多系统、FPGA走过了从初期开发应用到限量生产应用再到大批量生产应用的发展历程。
从技术上来说，最初只是逻辑器件，现在强调平台概念，加入数字信号处理、嵌入式处理、高速串行和其他高端技术，从而被应用到更多的领域。
“90年代以来的20年间，PLD产品的终极目标一直瞄准速度、成本和密度三个指标，即构建容量更大、速度更快和价格更低的FPGA，让客户能直接享用。
”Actel司总裁兼首席执行官JohnEast如此总结可编程逻辑产业的发展脉络。
当1991年Xilinx公司推出其第三代FPGA产品——XC4000系列时，人们开始认真考虑可编程技术了。
XC4003包含44万个晶体管，采用0.7μm工艺，FPGA开始被制造商认为是可以用于制造工艺开发测试过程的良好工具。
事实证明，FPGA可为制造工业提供优异的测试能力，FPGA开始用来代替原先存储器所扮演的用来验证每一代新工艺的角色。
也许从那时起，向最新制程半导体工艺的转变就已经不可阻挡了。
最新工艺的采用为FPGA产业的发展提供了机遇。
Actel公司相信，Flash将继续成为FPGA产业中重要的一个增长领域。
Flash技术有其独特之处，能将非易失性和可重编程性集于单芯片解决方案中，因此能提供高成本效益，而且处于有利的位置以抢占庞大的市场份额。
Actel以Flash技术为基础的低功耗IGLOO系列、低成本的ProASIC3系列和混合信号FusionFPGA将因具备Flash的固有优势而继续引起全球广泛的兴趣和注意。
Altera公司估计可编程逻辑器件市场在2006年的规模大概为37亿美元，
升级会员 