数字电路设计简易八路抢答器制作.docx

数字电路设计简易八路抢答器制作.docx

《数字电路设计简易八路抢答器制作.docx》由会员分享，可在线阅读，更多相关《数字电路设计简易八路抢答器制作.docx（28页珍藏版）》请在冰豆网上搜索。

数字电路设计简易八路抢答器制作

电子技术综合训练

设计报告

题目：

简易抢答器制作

姓名：

学号：

班级：

同组成员：

指导教师：

日期：

电子技术综合训练任务书2

2011年春季学期

学生姓名

学号

5

专业方向

班级

题目名称

简易抢答器制作

一、设计内容及技术要求：

设计并制作一个简易数字抢答器，

基本要求：

1、抢答组数分为八组，序号分别为S0，S1，S2，S3，S4，S5，S6，S7，优先抢答者按动本组按键，组号立即在LED显示器上显示，同时封锁其它组的按键信号。

2、系统设置外部清除键，按动清除键，LED显示器自动清零灭灯。

3、数字抢答器定时为30S，启动开始键后，要求30S定时器开始工作，发光二极管点亮。

4、抢答者在30S内进行抢答，抢答有效，如果30S定时到时，无抢答者，则本次抢答无效，系统短暂报警。

5、电源：

220V/50HZ的工频交流电供电；

（注：

直流电源部分仅完成设计即可，不需制作，用实验室提供的稳压电源调试，但要求设计的直流电源能够满足电路要求）

6、按照以上技术要求设计电路，绘制电路图，对设计的电路用Multisim或OrCAD/PspiceAD9.2进行仿真，用万用板焊接元器件，制作电路，完成调试、测试，撰写设计报告。

发挥部分：

自行设计

二、提交成果：

1、设计报告

2、作品

3、电路原理图：

要求提交两份，一份为CAD/EDA软件绘制，另一份为手工绘制，图纸大小自定，但要符合标准，电路图绘制要规范。

三、设计进度：

1、时间：

三周

2、进度安排：

（1）第一周选题，熟悉题目，分析要求，查找资料，选择方案，优化方案，确定原理方框图，单元电路设计，选择元器件；

（2）第二周进行电路仿真，确定电路原理图，画出电路原理图，购买元器件，焊接电路；

（3）第三周电路调试，电路测试，绘制电路原理图，完成设计报告，答辩。

指导教师签字：

摘要

　　八路数显抢答器的电路主要由五部分组成：

数字抢答电路、译码显示电路、可预置时间的定时电路、报警电路以及秒脉冲产生电路。

其中数字抢答电路包括了编码电路和锁存电路，实现了对信号编码和锁存的功能，防止二次抢答；译码显示电路能将抢答到的选手编号直观地显示出来；在定时电路中，主持人可通过时间预设开关预设供抢答的时间，且系统将完成自动倒计时；报警电路则起到声报警功能，当在规定的时间内无人抢答时，系统中的蜂鸣器将发出警报声，提示主持人本轮抢答无效，实现报警功能；秒脉冲产生电路用于为定时电路提供一个频率为1Hz的标准时钟信号。

该抢答器不仅具有智能化的特点，同时采用数字式显示很直观。

关键词：

抢答器编码锁存

一、设计任务与要求····························4

二、方案设计选择······························5

三、部分电路工作原理··························6

四、总体电路设计·······························7

1.抢答器电路···································7

2.定时电路···································10

3.报警电路···································11

4.时序控制电路······························11

五、实验器材清单·····························12

六、总电路原理图·····························13

七、课程设计总结·····························14

八、参考文献··································15

一、设计任务与要求

1.抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0～S7表示。

2.设置一个系统清除和抢答控制开关S，该开关由主持人控制。

3.抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。

选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

4.抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。

当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。

5.参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

6.如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。

二方案设计选择

2.1基于单片机AT89S52的抢答器硬件设计

2.1.1硬件部分设计原理

AT89S52的各引脚功能情况为：

P1口（P1.0～P1.7）8个引脚，P1.7为最高位，P1.0为最低位。

在AT89S52不带片外存储器时，P1口可作为通用I/O口使用，P1.0～P1.7用于传送CPU的输入/输出数据。

这时输出数据可以得到锁存，不需外接专用锁存器。

输入数据可以得到缓冲，增加了数据输入的可靠性；P37引脚外接电阻、放大管以及扬声器；RST复位线，外接电容、电阻。

使AT89S52处于复位工作状态；TXD：

串行口数据发送；RXD：

串行口数据接收；XMT1和XMT2外接石英晶体和微调电容，为片内振荡电路输入线，用来连接AT89S52片内OSC的定时反馈网络；INT0/INT1：

外部中断0/1输入；T/C1、T/C0:

定时器/计数器I/O的外部输入。

2.1.2软件部分设计原理

根据本文的电路求出要显示不同路数的数字所需的编码，将它们存在一个表中待用时取出。

8路抢答输入信号由8个按键控制，程序一直判断是否有按键按下，若没有按键按下则循环判断；直到有按键按下后，立即把通过按键输入的信号储存起来然后对8路输入信号进行逐位扫描判断，最后根据扫描结果转入查表程序取数并通过数码管显示输出结果，同时发光二极管亮起,表示抢答成功。

2.1.3优缺点

使用单片机设计抢答器，成本低，易控制，但硬件设计和软件编程比较复杂，我们尚不具备此项技能。

2.2基于FPGA的抢答器硬件设计

2.2.1设计原理

抢答器结构简图如图1所示：

1、FPGA最小系统电路：

FPGA正常工作时的基本电路，由时钟和复位电路组成。

2、键盘输入电路：

用3×3矩阵键盘组成3个组共9个人的抢答按钮。

同时包括Start,Add,Sub三个由主持人控制的单独按钮。

3、显示模块：

用移位寄存器74HC164驱动4位共阴数码管显示；数码管要显示的数据通过74HC164串行数据端口输入。

4、报警及相关信息显示：

蜂鸣器电路和LED灯显示相关状态信息指示电路。

2.2.2优缺点

使用FPGA设计抢答器使电路高度集成，运行速度快。

但成本较高，编程复杂。

2.3基于74系列集成电路的抢答器设计

2.3.1设计原理

总体方框图如图2所示：

图2抢答器原理框图

电路分为主体电路和拓展电路。

主体电路完成基本强大功能，即开始抢答当选手按抢答按钮时，能显示选手的编号，同时能封锁输入电路。

拓展电路完成定时抢答功能。

2.3.2优缺点

该电路设计较为复杂，但原理简单，思路明确，而且价格便宜。

其中所用的元件正好是我们在本学期学过的，可以让我们进一步熟悉其功能。

经过综合分析，我决定使用第三种方案作为我的设计方案。

三、部分电路工作原理

1.开关阵列电路

该电路由多路开关所组成，供抢答着使用，每一抢答者与一个开关相对应（开关S0—S7的代号分别是8、1、2、

6、7，即抢答着的组号，便于主持人看到显示器上的数字后，能准确宣布谁是优先抢答者）。

开关应为常开型，当按下开关时，开关闭合；当松开开关时，开关自动弹出断开。

2．触发锁存电路

当某一开关被按下时，触发锁存的电路被触发，在输出端产生相应的开关电平信息。

同时为了防止其它开关随后触发而产生紊乱，让最先产生的输出电平返回来将触发锁存器的电路锁定。

若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果只能是它们中的任一个产生有效输出，任然达到了优先判断的效果。

3．数码显示器

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。

本设计提供的为LED数码管，如图4所示。

它显示最先抢答者的相应的代号，方便主持人宣布最先抢答者。

LED显示器

四、总体电路设计

1.抢答器电路

抢答器电路如图所示。

该电路完成两个功能：

一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。

工作过程：

开关S置于“清除”端时，RS触发器的

端均为0，5个触发器输出置0，使74LS148的

＝0，使之处于工作状态。

当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出

经RS锁存后,2Q=1,

74LS48处于工作状态，5Q4Q3Q=101，且1Q=0，则经译码显示为“5”。

此外，2Q＝１，使74LS148的

＝１，处于禁止状态，封锁其他按键的输入。

当按键松开即按下时，74LS148的

此时由于仍有2Q＝１，使

＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。

如有再次抢答需由主持人将S开关重新置于“清除”然后再进行下一轮抢答。

若按下S0，经RS锁存器后，1Q=1，74LS148的输出

经RS锁存后,2Q=1,

74LS48处于工作状态，5Q4Q3Q=000，且1Q=1,所以经译码显示为“8”。

保证抢答者的优先性与上述类似。

①优先判决器

优先判决器主要是由74LS148集成优先编码器等组成。

该编码器有8个信号输入端，3个二进制码输出端，选通输入端

，选通输出端

和扩展端

。

其功能表如表2所示。

从功能表中可以看出当

＝“0”时，编码器工作，而当

＝“1”时，则不论8个输入端为何种状态，输出端均为“1”，且

端和

端为“1”，编码器处于非工作状态,这种情况被称为输入低电平有效。

优先编码器74LS148功能表

②锁存器

SR锁存器是该设计中保证多个开关先后触发而不发生紊乱的重要部分。

用与非门组成的SR锁存器的特性表

Q

1

1

0

0

1

1

1

1

0

1

0

1

0

1

1

1

1

0

0

1

1

0

1

1

0

0

0

1

0

0

1

1

③译码器

设计中选用的译码器型号是74LS48（共阴），其引脚排列如图所示，其中

、

、

、

—BCD码输入端，

、

、

、

、

、

、

—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。

—测灯输入端，

＝“0”时，译码输出全为“1”，数码管七段同时电亮，以检查数码管各段能否正常发光。

—灭灯输入端，

＝“0”时，译码输出全为“0”。

作为输出端使用时，称灭“0”输出端，在A=B=C=D=0时，而且

=0时，

才会输出低电平，表示译码器把不希望显示的零熄灭了。

—熄零输入端。

用来熄灭不希望显示的零。

74LS48的引脚排列图

数码显示器

LED数码管是目前最常用的数字显示器，它分为共阴管和共阳管。

在此