LPC2114中文翻译Word版.docx

LPC2114中文翻译Word版.docx

《LPC2114中文翻译Word版.docx》由会员分享，可在线阅读，更多相关《LPC2114中文翻译Word版.docx（16页珍藏版）》请在冰豆网上搜索。

LPC2114中文翻译Word版

LPC2114/2124

单片16/32位微控制器，128/256KBISP/IAP的flash，和10位的数模转换器。

1概述

 LPC2114/2124基于一个支持实时仿真和跟踪的16/32位ARM7TDMI-SCPU，并带有128/256k字节（KB）嵌入的高速Flash存储器。

128位宽度的存储器接口和独特的加速结构使32位代码能够在最大时钟速率下运行。

对代码规模有严格控制的应用可使用16位Thumb模式将代码规模降低超过30%，而性能的损失却很小。

 由于LPC2114/2124非常小的64脚封装、极低的功耗、多个32位定时器、4路10位ADC、PWM输出、46个GPIO以及多达9个外部中断使它们特别适用于工业控制、医疗系统、访问控制和电子收款机（POS）。

由于内置了宽范围的串行通信接口，它们也非常适合于通信网关、协议转换器、嵌入式软件调制解调器以及其它各种类型的应用。

2特性

16/32位ARM7TDMI-S核，超小LQFP64封装；

16kB片内SRAM；

128/256kB片内Flash程序存储器，128位宽度接口/加速器可实现高达60MHz工作频率；

通过片内boot装载程序实现在系统编程（ISP）和在应用编程（IAP）。

EmbeddedICE可实现断点和观察点。

当使用片内RealMonitor软件对前台任务进行调试时，中断服务程序可继续运行；

嵌入式跟踪宏单元（ETM）支持对执行代码进行无干扰的高速实时跟踪；

4路10位A/D转换器，转换时间低至2.44μs；

2个32位定时器（带4路捕获和4路比较通道）、PWM单元（6路输出）、实时时钟和看门狗；

多个串行接口，包括2个16C550工业标准UART、高速I2C接口（400kHz）和2个SPI接口；

通过片内PLL可实现最大为60MHz的CPU操作频率；

向量中断控制器。

可配置优先级和向量地址；

多达46个通用I/O口（可承受5V电压），9个边沿或电平触发的外部中断引脚；

片内晶振频率范围：

10~25MHz；

2个低功耗模式：

空闲和掉电；

通过外部中断将处理器从掉电模式中唤醒；

双电源

－CPU操作电压范围：

1.65~1.95V（1.8V±0.15V）；

－I/O操作电压范围：

3.0~3.6V（3.0V±10%），可承受5V电压。

3器件信息

表1器件信息

型号

名字

描述

版本

LPC2114FBD64

LQFP64

SOT314-2

LPC2114FBD64/00

LQFP64

SOT314-2

LPC2124FBD64

LQFP64

SOT314-2

LPC2124FBD64/00

LQFP64

SOT314-2

表2器件选择

型号

Flash存储

RAM

温度范围

LPC2114FBD64

128KB

16KB

-40~85

LPC2114FBD64/00

128KB

16KB

-40~85

LPC2124FBD64

256KB

16KB

-40~85

LPC2124FBD64/00

256KB

16KB

-40~85

4引脚信息

4.1引脚

4.2引脚描述

符号

引脚

型号

描述

P0.0-P0.31

I/O

P0口：

P0口是一个32位双向I/O口，每位的方向可单独控制。

P0口的功能取决于管脚连接模块的管脚功能选择。

P0口的26和31脚未用。

P0.0/TXD0/

PWM1

19

O

TXD0是UART0发送输出端。

O

PWM1脉宽调制器输出1。

P0.1/RXD0/

PWM3/EINT0

21

I

RXD0是UART0接收输入端。

O

PWM3是脉宽调制器输出3。

I

EINT0是外部中断0输入。

P0.2/SCL/CAP0.0

22

I/0

SCL是I2C时钟输入/输出。

开漏输出（符合I2C规范）。

O

CAP0.0：

TIMER0的捕获输入通道0。

P0.3/SDA/

MAT0.0/EINT1

26

I/O

SDA是I2C数据输入/输出。

开漏输出（符合I2C规范）。

O

MAT0.0：

TIMER0的捕获输入通道1。

I

EINT1是外部中断1输入。

P0.4/SCK0/

CAP0.1

27

I/O

SCK0:

SPI0的串行时钟。

SPI时钟从主机输出，从机输入。

I

CAP0.0：

捕获定时器0和通道1的输入。

P0.5/MISO0

MAT0.1

29

I/O

MISO0是SPI0主机输入从机输出端。

从机到主机的数据传输。

O

MAT0.1是TIMER0的匹配输出通道1。

P0.6/MOSI0

CAP0.2

30

I/O

MOSI0是SPI0主机输出从机输入端。

主机到从机的数据传输。

I

CAP0.2：

TIMER0的捕获输入通道2。

P0.7/SSEL0/

PWM2/EINT2

31

I

SSEL0：

SPI0从机选择。

选择SPI接口用作从机。

O

PWM2是脉宽调制器输出2。

。

I

EINT2是外部中断2输入。

P0.8/TXD1/

PWM4

33

O

TXD1:

UART1发送输出端。

。

O

PWM4是脉宽调制器输出4。

P0.9/RXD1/

PWM6/EINT3

34

I

RXD1：

UART1接收输入端。

O

PWM6：

脉宽调制器输出6。

I

EINT3：

外部中断3输入。

P0.10/RTS1/

CAP1.0

35

O

RTS1：

UART1请求发送输出端。

I

CAP1.0：

TIMER1的捕获输入通道0。

P0.11/CTS1/

CAP1.1

37

I

CTS1：

UART1清除发送输入端。

I

CAP1.1：

TIMER1的捕获输入通道1。

P0.12/DSR1/

MAT1.0

38

I

DSR1：

UART1数据设置就绪端。

O

MAT1.0：

TIMER1的匹配输出通道0。

P0.13/DTR1/

MAT1.1

39

O

DTR1：

UART1数据终止就绪端。

O

MAT1.1：

TIMER1的匹配输出通道1。

P0.14/DCD1/

EINT1

41

I

DCD1：

UART1数据载波检测输入端。

I

EINT1：

外部中断1输入。

P0.15/RI1/

EINT2

45

I

RI1：

UART1铃响指示输入端。

I

EINT2：

外部中断2输入。

P0.16/EINT0/

MAT0.2/CAP0.2

46

I

EINT0：

外部中断0输入。

O

MAT0.2：

TIMER0的匹配输出通道2。

I

CAP0.2：

TIMER0的捕获输入通道2。

P0.17/CAP1.2/

SCK1/MAT1.2

47

I

CAP1.2：

TIMER1的捕获输入通道2。

I/O

SCK1：

SPI1串行时钟。

SPI时钟从主机输出或输入到从机。

O

MAT1.2：

TIMER1的匹配输出通道2。

P0.18/CAP1.3/

MISO1/MAT1.3

53

I

CAP1.3：

TIMER1的捕获输入通道3。

I/O

MISO1：

SPI1主机输入从机输出端。

从机到主机的数据传输

O

MAT1.3：

TIMER1的匹配输出通道3。

P0.19/MAT1.2/

MOSI1/CAP1.2

54

O

MAT1.2：

TIMER1的匹配输出通道2。

I/O

MOSI1：

SPI1主机输出从机输入端。

主机到从机的数据传输。

I

CAP1.2：

TIMER1的捕获输入通道2。

P0.20/MAT1.3/

SSEL1/EINT3

55

O

MAT1.3：

TIMER1的匹配输出通道3。

I

SSEL1：

SPI1从机选择。

选择SPI接口用作从机。

I

EINT3：

外部中断3输入。

P0.21/PWM5/

CAP1.3

1

O

PWM5：

脉宽调制器输出5。

I

CAP1.3：

TIMER1的捕获输入通道3。

P0.22/CAP0.0/

MAT0.0

2

I

CAP0.0：

TIMER0的捕获输入通道0

O

MAT0.0：

TIMER0的匹配输出通道0。

P0.23

3

I/O

通用双向数字端口。

P0.24

5

I/O

通用双向数字端口。

P0.25

9

I/O

通用双向数字端口。

P0.27/AIN0/

CAP0.1/MAT0.1

11

I

AIN0：

A/D转换器输入0。

该模拟输入总是连接到相应的管脚上。

I

CAP0.1：

TIMER0的捕获输入通道1。

O

MAT0.1：

TIMER0的匹配输出通道1。

P0.28/AIN1/

CAP0.2/MAT0.2

13

I

AIN1：

A/D转换器输入1。

该模拟输入总是连接到相应的管脚上。

I

CAP0.2：

TIMER0的捕获输入通道2。

O

MAT0.2：

TIMER0的匹配输出通道2。

P0.29/AIN2/

CAP0.3/MAT0.3

14

I

AIN2：

A/D转换器输入2。

该模拟输入总是连接到相应的管脚上。

I

CAP0.3：

TIMER0的捕获输入通道3。

O

MAT0.3：

TIMER0的匹配输出通道3。

P0.30/AIN3/

EINT3/CAP0.0

15

I

AIN3：

A/D转换器输入3。

该模拟输入总是连接到相应的管脚上。

I

EINT3：

外部中断3输入。

I

CAP0.0：

TIMER0的捕获输入通道0。

P1.0toP1.31

I/O

P1口：

P1口是一个32位双向I/O口，每位的方向可单独控制。

P1口的功能取决于管脚连接模块的管脚功能选择。

P1口只有16到31

脚可用。

P1.16/

TRACEPKT0

16

O

TRACEPKT0：

跟踪包位0。

带内部上拉的标准I/O口。

P1.17/

TRACEPKT1

12

O

TRACEPKT1：

跟踪包位1。

带内部上拉的标准I/O口。

P1.18/

8

O

TRACEPKT2：

跟踪包位2。

带内部上拉的标准I/O口。

TRACEPKT2

P1.19/

TRACEPKT3

4

O

TRACEPKT3：

跟踪包位3。

带内部上拉的标准I/O口。

P1.20/

TRACESYNC

48

O

TRACESYNC：

跟踪同步。

标准I/O口带内部上拉。

RESET为低时，该管脚线上的低电平使P1.25:

16复位后用作跟踪端口。

P1.21/PIPESTAT0

44

O

PIPESTAT0：

流水线状态位0。

带内部上拉的标准I/O口。

P1.22/PIPESTAT1

40

O

PIPESTAT1：

流水线状态位1。

带内部上拉的标准I/O口。

P1.23/PIPESTAT2

36

O

PIPESTAT2：

流水线状态位2。

带内部上拉的标准I/O口。

P1.24/TRACECLK

32

O

TRACECLK：

跟踪时钟。

带内部上拉的标准I/O口。

P1.25/EXTIN0

28

I

EXTIN0：

外部触发输入。

带内部上拉的标准I/O口。

P1.26/RTCK

24

I/O

RTCK：

返回的测试时钟输出。

它是加载在JTAG接口的额外信号。

辅助调试器与处理器频率的变化同步。

双向管脚带内部上拉。

RESET为低时，该

管脚线上的低电平使P1.31:

26复位后用作一个

调试端口。

P1.27/TDO

64

O

TDO：

JTAG接口的测试数据输出。

P1.28/TDI

60

I

TDI：

JTAG接口的测试数据输入。

P1.29/TCK

56

I

TCK：

JTAG接口的测试时钟。

P1.30/TMS

52

I

TMS：

JTAG接口的测试方式。

P1.31/TRST

20

I

TRST：

JTAG接口的测试复位。

n.c.

10

I

管脚悬空。

RESET

57

I

外部复位输入：

当该管脚为低电平时，器件复位，I/O口和外围功能进入默认状态，处理器从地址0开始执行程序。

具有迟滞作用的TTL

电平，管脚可承受5V电压。

XTAL1

62

I

振荡器电路和内部时钟发生电路的输入。

XTAL2

61

O

振荡放大器的输出。

VSS

6,18,25.42,50

I

地：

0V电压参考点。

VSSA

59

I

模拟地：

0V电压参考点。

它与Vss的电压相同，但为了降低噪声和出错几率，两者应当隔离。

VSSA（PLL）

58

I

PLL模拟地：

0V电压参考点。

它与Vss的电压相同，但为了降低噪声和出错几率，两者应当隔离。

VDD（1V8）

17,49

I

1.8V内核电源：

内部电路的电源电压。

VDDA（1V8）

63

I

模拟1.8V内核电源：

内部电路的电源电压。

它与V18的电压相同，但为了降低噪声和出错几率，两者应当隔离。

VDD（3V3）

23,43.51

I

3.3V端口电源：

I/O口电源电压。

VDDA（3V3）

7

I

模拟3.3V端口电源：

它与V3的电压相同，但为了降低噪声和出错几率，两者应当隔离。

5、功能介绍

5.1、结构综述

ARM7TDMI-S是通用的32位微处理器，它具有高性能和低功耗的特性。

ARM结构

是基于精简指令集计算机（RISC）原理而设计的。

指令集和相关的译码机制比复杂指令集计

算机要简单得多。

这样使用一个小的、廉价的处理器核就可实现很高的指令吞吐量和实时

的中断响应。

由于使用了流水线技术，处理和存储系统的所有部分都可连续工作。

通常在执行一条

指令的同时对下一条指令进行译码，并将第三条指令从存储器中取出。

ARM7TDMI-S处理器使用了一个被称为THUMB的独特结构化策略，它非常适用于

那些对存储器有限制或者需要较高代码密度的大批量产品的应用。

在THUMB后面一个关键的概念是“超精简指令集”。

基本上，ARM7TDMI-S处理器具有两个指令集：

1、标准32位ARM指令集；2、16位THUMB指令集。

THUMB指令集的16位指令长度使其可以达到标准ARM代码两倍的密度，却仍然保持ARM的大多数性能上的优势，这些优势是使用16位寄存器的16位处理器所不具备的。

因为THUMB代码和ARM代码一样，在相同的32位寄存器上进行操作。

THUMB代码仅为ARM代码规模的65%，但其性能却相当于连接到16位存储器系统

的相同ARM处理器性能的160%。

5.2、片内FLASH程序存储器

LPC2114/2212集成了一个128K，而LPC2124/2214集成了256K的FLASH存储器系统。

该存储器可用作代码和数据的存储。

对FLASH存储器的编程可通过几种方法来实现：

通过内置的串行JTAG接口，通过在系统编程（ISP）和UART0，或通过在应用编程（IAP）。

使用在应用编程的应用程序也可以在应用程序运行时对FLAH进行擦除或编程，这样就为数据存储和现场固件的升级都带来了极大的灵活性。

LPC2114/2212的FLASH存储器提供了一个至少1000000次的擦拭和20年的数据保留。

片内的bootloader为LPC2114/2212的FLASH存储器提供程序阅读保护，当CRP是可用时，JTAG调试端口或ISP命令进入片内的RAM或者flash存储器是不能工作的。

然而，ISP的flash擦出命令可以在任何时候被执行（无论CRP是否是开还是关）。

通过彻底擦除片内的用户flash可以移除CRP，随着CRP的关闭，通过JTAG完全进入片内或者ISP是可以的。

5.3、片内静态RAM

LPC2114/2124/2212/2214含有16kB的静态RAM，可用作代码和/或数据的存储。

SRAM支持8位、16位和32位访问。

5.4、存储管理分析和规划系统

LPC2114/2212的FLASH存储管理分析与规划系统与包含了几个明显的区域，如下图所示。

此外，CPU中断指引也许会被规划为允许它们在flash存储或者片内静态RAM，这将在6.19介绍。

5.5、中断控制器

（注：

可编辑下载，若有不当之处，请指正，谢谢!

）