4位二进制加法器课程设计解析.docx
《4位二进制加法器课程设计解析.docx》由会员分享，可在线阅读，更多相关《4位二进制加法器课程设计解析.docx（14页珍藏版）》请在冰豆网上搜索。
4位二进制加法器课程设计解析
长安大学
电工与电子技术课程设计
题目：
4位二进制加法器
学院：
汽车学院
专业：
汽车运用工程
班级：
姓名：
学号：
指导老师：
***
一、课题名称与技术要求···························
二、摘要·········································
三、总体设计方案论证及选择·······················
1、方案论证与选择······························
2、加法器的选取································
3、译码器的选取································
4、数码管的选取································
四、设计方案的原理框图、总体电路原理图及说明·····
1、原理框图····································
2、总体电路原理图······························
3、说明········································
五、单元电路设计、主要元器件选择及电路参数计算···
1、单元电路设计································
2、主要元器件选择······························
六、收获与体会及存在的问题·······················
七、参考文献·····································
八、附件·········································
一、课题名称及技术要求
1、课题名称：
四位二进制加法器
2、技术要求：
a、四位二进制加数与被加数输入
b、二位数码管显示
二、摘要
本加法器要实现能够输入加数和被加数，并且还能够将最终结果用二位数码管显示出来的功能。
由于输入的加数和被加数是四位二进制数，所以我们通过控制8个开关A3、A2、A1、A0和B3、B2、B1、B0的“闭合”与“断开”来实现输入“1”和“0”，将8个开关所输入的信号输入到“超前进位集成4位二进制加法器74LS283”，然后将加法器的5个输出端接到译码器Ⅰ，这个译码器加法器所得的和数译码成十进制的十位数和个位数，并将两个数位上的数分别以4为二进制码X3、X2、X1、X0和Y3、Y2、Y1、Y0输出，最后分别将十位、个位的二进制码输入到两个“74LS247型七段译码器”，译码器与BS204数码管相连，数码管便将两个加数的和以二位十进制数显示在数码管上了。
三、总体设计方案论证及选择
1、方案论证与选择
方案一：
加数与被加数的输入，通过键盘直接输入两个二位十进制数，然后通过译码器将它们翻译成两个四位二进制数，然后通过并行加法器进行加法运算，将所得和通过译码器翻译后，再将翻译结果输入到七段数码管，最终将计算结果以二位十进制数形式显示在七段数码管上。
方案二：
加数与被加数的输入，通过八个开关的“闭合”与“断开”分别表示“0”和“1”，来输入两个四位二进制数，然后通过并行加法器进行加法运算，将所得的和，通过五个发光二级管的“亮”与“灭”分别表示“1”“0”，表示成一个五位二进制数。
方案三：
加数与被加数的输入，通过八个开关的“闭合”与“断开”分别表示“0”和“1”，来输入两个四位二进制数，然后经过并行加法器进行加法运算，然后通过译码器翻译后，再讲翻译结果输入到七段数码管，最终将计算结果以二位十进制数形式显示在七段数码管上。
方案比较：
方案一，看起来很“高大上”，但是第一步的键盘输入及译码功能电路很复杂，难以实现。
因此舍弃此方案
方案二，第一眼看上去，感觉方案很古老，输入用8个开关，而输出用5个灯表示，虽然简单，但是不符合课题中“二位数码管显示
”这一技术要求。
因此舍弃此方案。
方案三，输入方式很土，但是操作很简单，同时也能达到用二位数码管显示的要求。
因此，选择此方案最恰当。
2、加法器的论证与选择
a、串行加法器
可用课本P267例20.7.1所给的电路设计，用四个1位全加器组成一个能够实现两个4位二进制数的运算的加法器，这样串行进位全加器，任意1位的运算都必须等到低位加法完成送来进位是才能进行，缺点是运算速度很慢，优点是电路比较简单。
b、并行加法器
可直接用集成元件超前进位集成4位二进制加法器74LS283，这种全加器，工作时，各位同时进行运算，进位数直接根据各位的加数确定了，不需要等到低位运算结束就可得到进位数，缺点是电路设计比较复杂，优点是运算速度更快。
选择：
由于并行加法器已经有现成的集成元件，为了电路设计简单，也考虑到常用的元件，我们选择超前进位集成4位二进制加法器74LS283。
3、译码器Ⅱ的论证与选择
译码是编码的逆过程，将输入的每个二进制代码赋予含义“翻译”出来，给出相应的输出信号。
这里要用到显示译码器，显示译码器分为七段译码器和八段译码器，此处不需要显示小数，所以最终选择七段译码器。
七段显示译码器的功能是把“8421”码二-十进制代码译成对应数码管的七段信号，驱动数码管，显示出相应的十进制数码。
常见且常用的用的有74LS247型译码器和74LSS248型译码器，74LS247输出低电平有效，74LS248输出高电平有效。
两种都可以用，我们所熟悉的是课本所讲的74LS247，所以，最终选择74LS247型译码管。
4、数码管论证与选择
数码管的作用，就是将译码器“翻译”过来的信号，通过七段发光二级管显示出来，由于数码管要与译码器配合使用，前边用的是74LS247型译码器，应采用共阳极数码管，所以最终选择共阳极BS204型半导体数码管。
四、设计方案的原理框图、总体电路原理图及说明
1、原理框图
2、总体电路原理图
说明：
图中译码器与数码管间的电阻均为510欧姆
五、单元电路设计、主要元器件选择及电路参数计算
1、加数与被加数输入（逻辑开关）设计
通过改变8个开关的不同状态来达到数据输入的功能，每4个一组，分别用以输入加数和被加数，如下图所示，开关“断开”表示“1”，开关“闭合”表示“0”。
2、加法器设计
超前进位集成4位加法器74LS283的逻辑图
超前进位集成4位加法器74LS283的管脚图
3、译码器Ⅰ设计
逻辑状态表
十进制数
输入
输出
C1
S3
S2
S1
S0
Y3
Y2
Y1
Y0
X3
X2
X1
X0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
0
0
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
根据逻辑状态表我们可得到逻辑式如下：
Y3=0
Y2=0
Y1=C1S3
+C1
S1+C1S2
+C1S3S2S1
Y0=C1
+
S3S1+
S3S2
+C1S3S2S1
X3=C1S3
+C1
S1+C1S3S2
X2=
S2+C1S3
X1=
S1+
S1+C1
S1+
S3S2
X0=C1
S0+
+C1S3
+C1S3S1S0
根据逻辑式，可以设计出译码器Ⅰ的电路图如下图所示：
译
码
器
Ⅰ
电
路
图
4、译码器Ⅱ的选择
译码器我们选择的是集成的74LS247译码器，这是一个七段显示译码器，其主要功能是把“8421”码译成对应于数码管的7个字段信号，驱动数码管，显示出相应的十进制数码。
C3、C2、C1、C0是“8421”码的4位输人信号，a,b,c,d,e,f,g是七段译码输出信号，LT，RBI，BI为控制端。
灯测试输人端LT：
当LT=0，BI＝1时，无论C3~C0为何种状态，a,b,c,d,e,f,g的状态均为0，数码管七段全亮，显示“8”字形，用以检查七段显示器各字段是否能正常工作。
灭零输入端RBI：
当RBI＝0时，且LT＝1，BI＝0时，若A3～A0的状态均为0，则所有光段均灭，在数字显示中用以熄灭不必要的0。
灭灯输人/灭零输出端BI：
当BI＝0时，无论LT，RBI及数码输人C3～C0状态如何，输出a,b,c,d,e,f,g均为1，七段全灭，不显示数字；当BI＝1时，显示译码器正常工作。
74LS247型七段译码器的功能表
74LS247型七段译码器引脚图
5、数码管的选择
我们选择的是七段显示器，七段显示器分为共阴极接法和共阳极接法两种，此处为74LS247译码器配套选用BS204共阳极半导体数码管。
即若需某字段亮，则需使该字段为低电平，也即低电平有效。
查阅资料可知发光二级光的正向工作电压一般为1.5V至3V，驱动电流需要几毫安至几十毫安。
因此，在实际应用中，应在每个二极管支路串接限流电阻以防电流过大而损坏二极管。
七段数码管的字形结构七段数码管的共阳极接法
六、收获与体会及存在的问题
这次课设是大学以来，所做的第一个课程设计，拿到课题时一时间真不知如何下手，好在老师给了一定提示，通过熟读课本，查阅相关书籍，和同学讨论以及在网上搜集资料，我对题目的要求有了深刻理解，于是根据功能要求，我有了自己的方案，经过三天“闭关”式的工作，我终于完成了这次课程设计。
这些全是我自己的劳动成果，也许也会有许多不足，有很多缺点，但是我很满足，很有成就感。
课程设计就是为了培养学生的独立思考能力，创新能力，以及动手实践能力，通过这次课程设计，我得到了很大的收获，在独立思考，动手实践能力上都有很大提高，课程设计也让我学会了如何将理论与实践相结合。
让我也认识到理论与实际的差别，让我明白在以后的学习和工作当中，要注重实践，这样才能更好地运用我们所学的理论知识。
当然，在进行设计的过程中，我也遇到了很多难题，比如，起初我想通过键盘实现加数与被加数的输入，后来发现这个电路太复杂，其实用8个开关就可以了，电路很简单，还有在译码器Ⅰ的设计时，我也遇到问题，不过，当我翻阅资料之后发现这其实就是一个组合逻辑电路的设计过程，按照步骤做就可以做出来的。
七、参考文献
1、《电工学第七版下册电子技术》主编秦曾煌高等教育出版社
2、《数字电路实验及课程设计指导书》主编郁汉琪中国电力出版社
八、附件
1、元件清单：
逻辑开关8个74LS283加法器1个
译码器Ⅰ1个74LS247译码器2个
BS204数码管2个510欧电阻14个
2、手绘设计图（3页）
评语
评阅人：
日期：
升级会员 