脉冲按键电话显示器设计 2汇总.docx

脉冲按键电话显示器设计 2汇总.docx

《脉冲按键电话显示器设计 2汇总.docx》由会员分享，可在线阅读，更多相关《脉冲按键电话显示器设计 2汇总.docx（9页珍藏版）》请在冰豆网上搜索。

脉冲按键电话显示器设计2汇总

2011~2012学年第2学期

《数字系统设计》

课程设计报告

题目：

脉冲按键电话显示器设计

专业：

通信工程

班级：

姓名：

指导教师：

电气工程系

2012年5月24日

课程设计任务书

课题名称

脉冲按键电话显示器设计

指导教师（职称）

学生姓名

学号

承担任务

设计目的

通过本课题设计巩固已学的理论知识，提高学生的实际动手能力，学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。

设计要求

1、能准确地反映按键数字；

2、显示器显示从低位向高位前移，逐位显示按键数字，最低位为当前输入位；

3、设置一个“重拨”键，按下此键，能显示最后一次输入的电话号码；

4、挂机2秒后或按熄灭按键，熄灭显示器显示。

摘要

本次课程设计的目的是为了巩固我们对数字电子技术课程所学过的内容，能够运用课程中所掌握的数字电路的分析和设计方法解决实际问题，培养分析问题，解决问题的能力。

我们在设计此课题中要求设计一个具有8位显示的电话按键显示器。

能准确显示按键数字，并且数字依次从右向左移动显示，最低位为当前输入位。

同时设置清除键，能使显示器立即清除当前的显示。

最后要设计一个震荡器，使其产生1HZ的脉冲，来做定时电路。

在挂机2min后或者按熄灭按键，能达到熄灭显示器显示的功能。

在这个设计中，我们用到了编码器，移位寄存器，译码显示器等芯片及元器件。

对于它们的工作特性，会有进一步的理解。

关键词：

脉冲，移位，显示器

目录

摘要3

一、整体电路设计思路4

二、单元电路设计方案5

2.1．计时电路的设计5

2.1.1芯片介绍5

2.1.2电路设计原理5

2.2电话号码显示器电路的设计8

2.2.1设计原理8

2.3时钟脉冲发生器的设计及设计图8

四、按键模块VHDL程序9

五、参考文献10

六、自我评价10

七、评语表10

一、整体电路设计思路：

我们在设计此课题中要求设计并制作一个具有8位显示的电话按键显示器，摘机时开始工作。

能准确显示按键数字，并且数字依次从左向右移动，最低位为当前键入位。

同时设置清除键，能使显示器立即清除当前的显示，设置确定键，能将当前的键入号码呼出，并起动记时器显示通话时间，要求记时器的最大显示值59分59秒。

最后还要设计一个震荡器，使其产生1HZ的脉冲。

其框图如图所示：

译码显示电路

数字键入处

控制电路2

移位寄存器

控制电路1

计时电路

脉冲产生电路

译码显示电路

电话按键显示器包括脉冲发生器、计数器、译码显示器、控制器、移位寄存器等五部分组成。

其中计数器和移位寄存器是系统的主要组成部分。

移位寄存器部分是数字按键和移位寄存器组成的，完成0~9任意数字的键入且显示8位数字通过控制电路1可以任意清除当前的电话号码，以便重新输入。

当8位电话号码输入完毕后再通过控制电路2启动计数器部分和脉冲发生器，来计算通话时间。

计数器部分主要完成通话时间的记数作用，其最大值为59分59秒。

当通话完毕后既是断开高电平后，计时器停止工作，完成计时的功能与此同时移位寄存器也停止工作其显示号码部分立即清零。

我们所设计的整体电路是由计时器设计电路、电话号码显示控制电路、脉冲产生电路三个部分组合而成的。

二、单元电路设计方案:

2.1．计时电路的设计:

2.1.1芯片介绍：

计时电路的设计中，主要用到的芯片是同步十进制计时器74LS160（四片）。

74LS160是同步十进制计数器它的主要功能是：

异步清除：

当CR=0时，无论有无CP，计数器立即清零，Q3~Q0均为0，称为异步清除。

同步预置：

当LD=0时，在时钟脉冲上升沿的作用下，Q3=D3，Q2=D2，Q1=D1，Q0=D0。

计数：

当使能端ETp=ETt=1时，计数器开始计数。

锁存：

当使能端ETp=0或者ETt=0时，计数器禁止计数，为锁存状态。

RCO端是当计数器数到9时，当下一个脉冲的上升沿到来时，此端口立即输出一个高电平输入给下一个74LS160或者是其他的器件，其本身自动从0开始计数一直到9，如此循环下去。

2.1.2电路设计原理:

计时电路是通过高电平开关来控制，而这个控制如果体现在电话机上则是通过一个按键来控制的，这样的电路在没有给通时始终不能工作，并且还可以节约电能，使是电话内部的器件减少耗损。

当电话号码输入完毕时，确认正确后，开始打电话。

其工作原理很简单，由脉冲产生器发出脉冲，来一个脉冲即是当上升沿到来时，计数器部分就记录脉冲的次数，一次显示一，74LS160输出0001给74LS48的输入端，然后在通过译码器74LS48的输出端给显示器LED，当个位的数字到9时。

当下一个脉冲的上升沿来到时，74LS160本身自动清零，从RCO端输出高电平给十位，即给十位一个进位的信号，使十位从零变成一。

如此下去当个位为9，十位为5时，通过个位的RCO端和十位的Q2、Q0两个端口利用与门电路输入给下一位的ENT和ENP两个端口，使其开始计数，十位上通过Q2和Q0的与非门的反馈端给自身的清零端LOAD`，当第六十个脉冲的高电平到来时，十位和个位立即清零，同时进位给下一个160，使其第三位显示器显示为一，此时即为时间意义上的一分钟。

就是这样当9分59秒的时候，分钟进位输出端RCO和秒钟的个位输出端RCO还有秒钟的十位上Q0和Q2这四个端口通过与门电路反馈给时钟的十位的ENT和ENP两个端口。

当第十分钟的脉冲的高电平到来时时钟的十位的数字由0变成1，此时四个LED显示的时间是10分00秒，当时钟的十位输出端的Q2和Q0通过与门，有一个输出端，这个输出端和秒钟的个位通过与门再输出，这个新的输出端和（秒钟的十位输出端和时钟的个位输出端通过与门输出，这是另一个输出端）另一个输出端通过与非门输出，反馈给自身的LAOD`端，使其清零。

其最大的计时时间是59分59秒。

当电话在任意时刻结束时，原来的那个计时电路的开关，将其断开就可以了。

其电路框图如图所示：

2.2电话号码显示器电路的设计

2.2.1设计原理：

电路设计中，用到的芯片有双向移位寄存器74194（八片），10线-4线优先编码器74147（一片），七段显示译码器7448（八片），LED显示器（八片）。

电话号码移位设计电路是通过按不同的按键来控制电话号码的拨打情况的，是先进的高度集成的结果。

通过一个清零端可以控制（当输入错误号码后，清除当前号码，再重新输入一组新的号码时）电话号码的输入，这样可以自如的输入和更改电话号码。

电话号码显示器主要由一片编码器和八片移位寄存器组成。

十进制号码经按键输出后由一片74147编成4位二进制BCD码并行输入到移位寄存器74194，再利用移位寄存器的并行输出功能把右边4位BCD码移向左边同时输出给译码显示器显示出来。

我们利用74194的置数功能（S0=S1=1），同时清零端要接高电平，在这个之间用一个开关控制，能使其自身有清零的功能。

由于本人的能力有限，只能是当输入一个数字后给一个脉冲，使第一个显示数字，第二个则显示前一个数字这就是它的置数功能。

如此类推，当输入完8个数字后就可以按下控制计时器的开关，给计时器一个高电平，使计时器开始工作。

当结束电话时同时断开两个电路的的高电平，使其停止工作。

2.3时钟脉冲发生器的设计及设计图

时钟脉冲发生器主要由555集成定时器、电阻和电容构成的。

首先介绍一下555集成定时器，555集成定时器是模拟功能和数字逻辑功能相结合的一种双极型中规模集成器件。

外加电阻、电容可以组成性能稳定而精确的多谐振荡器、单稳态电路、施密特触发器等，应用十分广泛。

我们用555集成定时器构成的多谐振荡器来产生脉冲。

多谐振荡器的电路图如下：

四、按键模块VHDL程序

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYUP_KEYIS

PORT（DIN1:

INSTD_LOGIC_VECTOR（9DOWNTO0）;

CLK1,CLEAR,DIAL,RE_DIAL:

INSTD_LOGIC;

KEYOUT:

OUTSTD_LOGIC;

SEG71:

OUTSTD_LOGIC_VECTOR（6DOWNTO0）;

SEG8:

OUTSTD_LOGIC_VECTOR（7DOWNTO0））;

ENDENTITY;

ARCHITECTUREONEOFUP_KEYIS

COMPONENTSHOWIS

PORT（DIN:

INSTD_LOGIC_VECTOR（9DOWNTO0）;

CLK,CLEAR,DIAL,RE_DIAL:

INSTD_LOGIC;

KEYOUT:

OUTSTD_LOGIC;

SET:

OUTSTD_LOGIC_VECTOR（3DOWNTO0）;

SEG8:

OUTSTD_LOGIC_VECTOR（7DOWNTO0））;

ENDCOMPONENT;

COMPONENTTRAIS

PORT（BCD1:

INSTD_LOGIC_VECTOR（3DOWNTO0）;

SEG7:

OUTSTD_LOGIC_VECTOR（6DOWNTO0））;

ENDCOMPONENT;

SIGNALSET_1:

STD_LOGIC_VECTOR（3DOWNTO0）;

BEGIN

U1:

SHOWPORTMAP（DIN1,CLK1,CLEAR,DIAL,RE_DIAL,KEYOUT,SET_1,SEG8）;

U2:

TRAPORTMAP（SET_1,SEG71）;

ENDARCHITECTUREONE;

五、参考文献：

[1]潘永雄沙河【电子电路CAD实用教程】第三版西安电子科技大学出版社

[2]石建平【数字电子技术基础】国防工业出版社

[3]徐惠民安德宁【数字逻辑设计与VHDL描述】第二版机械工业出版社

[4]邱关源【电路】第五版高等教育出版社

六、自我评价：

本次课程设计加深了我们对所学理论知识的理解，并能将其熟练应用，做到理论联系实际。

设计的过程中遇到过挫折和困难，当我们发现电路连接完好软件正确调试却不能正常显示时大家都很纳闷，感到很难，最后在一遍遍得问题排除最终确定哪里出了问题，有是人钻进去就是错的觉得对，但是经过小组其它人的仔细检测却是有小的问题，这就体现了我们的团队精神。

考验我们的耐心。

设计调试是很累，但却很充实，同时我认为我们的工作是一个团体团结的体现，团队需要个人，个人也离不开团队，必须发扬团结协作的精神，某个人的离群都可能导致整项工作的失败。

实验中只有一个人知道原理是远远不够的，必须让每个人都知道，否则一个人的错误，就有可能导致整个工作失败。

团结协作是我们实习成功的一项非常重要的保证。

而这次实习也正好锻炼我们这一点，这也是非常宝贵的。

总体来说，通过这次课程设计学习，让我对数字系统设计有了大概的了解，也学会了VHDL语言的运用，这是一个很好的学习过程，可以学习新的知识也可以回顾以前的。

在平时的理论学习中遇到的问题都一一解决，加深了我对专业的了解，培养了我们对学习的兴趣，为以后的学习打下了好的开端，我们受益匪浅。

七、评语表：

指导老师评语

（手写>300字）

课程设计成绩

指导老师

201年月日