基于DSP的网络安全视频监视系统的设计毕业设计论文.docx

基于DSP的网络安全视频监视系统的设计毕业设计论文.docx

《基于DSP的网络安全视频监视系统的设计毕业设计论文.docx》由会员分享，可在线阅读，更多相关《基于DSP的网络安全视频监视系统的设计毕业设计论文.docx（24页珍藏版）》请在冰豆网上搜索。

基于DSP的网络安全视频监视系统的设计毕业设计论文

山东建筑大学

课程设计说明书

题目：

基于DSP的网络安全视频监视系统的设计

课程：

DSP原理及应用课程设计

毕业设计（论文）原创性声明和使用授权说明

原创性声明

本人郑重承诺：

所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。

尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。

对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。

作者签名：

　　　　　日　期：

指导教师签名：

　　　　　日　　期：

使用授权说明

本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：

按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。

作者签名：

　　　　　日　期：

摘要

嵌入式网络视频监控系统作为新一代的视频监控设备，集先进的视频压缩处理和以太网通信与一体。

通过internet，远程用户可以在任意时间、任意地点访问监控系统,进行实时视音频监控，接收报警信息，同时还可以对摄像机进行控制操作，对图像的质量进行调节。

系统以嵌入式系统技术为基础，具有高度的稳定性和可靠性，在道路交通、银行、电信、智能家居等众多领域具有广泛的应用前景。

随着技术的不断进步和人们对于视频系统要求不断的提高，各种运算处理速度更快，兼容性更强，外部扩展更丰富的视频系统不断推向市场。

视频监控系统的设计较为复杂，它是一个很广泛的概念。

主要包括硬件设计、软件设计以及算法设计等。

本论文的主要工作是完成视频监控系统的硬件设计以及调试工作。

本文首先介绍了视频监控系统的发展历史，分析了嵌入式网络视频监控系统的特点和技术关键，在仔细研究嵌入式系统先关技术的基础上，分析比较了系统的解决方案并提出了本系统的设计方案。

视频监控系统的主处理芯片采用的是德州仪器（TI）提供的TMS320DM642DSP，该处理器具有强大的处理能力和丰富的外围接口，是嵌入式网络视频监控系统的理想解决方案。

系统主要功能模块包括：

存储器模块的设计、电源模块的设计、复位系统的设计、视频输入输出模块的设计,扩了USB接口以及以太网等。

系统硬件设计的工具采用的是AltiumDesigner，完成了系统原理图的设计和PCB板的设计。

关键词：

DSP；TMS320DM642；网络视频监控；AltiumDesigner

一、设计目的和要求

近年来，视频系统的研究受到了人们越来越多的关注，发展也非常迅速。

同时，视频技术也是一门跨越很多学科的技术，在此基础上又衍生出了很多的新的技术和研究方向，比如人脸识别技术和图像边缘检测算法的研究以及视频压缩算法的研究等。

现在视频系统有着广泛的应用，比如交通路口的监控装置、在机场、港口以及一些公共场所使用的视频监控设备等。

如果视频技术再和图像处理等技术结合起来，那么其应用的范围和深度都会有很大的提高，比如在安防领域可以用于辅助识别危险目标和恐怖分子等，这些技术在民用领域和军事领域都有着广泛的应用。

设计一个系统完成视频解码、视频处理、存储器系统、音频接口、网络接口几个部分的硬件设计。

根据设计题目的要求，选择确定DSP芯片型号、视频采集芯片等型号。

二、设计原理

随着语音压缩技术的日臻完善。

在有限带宽条件下，视频数据信号由于数据量大，成为实现多媒体传输的瓶颈。

20世纪80年代以后，为推广图像压缩技术的应用，国际标准化组织ISO（InternationalStandardsOrganization）,国际电I委员会IEC（InternationalElectricianCommittee）和国际电信联盟ITU（InternationalTelecommunicationUnion）陆续完成各种图像压缩的标准和建议。

目前多数的视频系统采用DSP或FPGA来完成设计，在本论文中采用的是DSP来设计视频系统的。

DSP能够实时高效处理数据，它的处理速度比最快的CPU还快10-50倍。

在如今的数字信息时代，DSP已成3C（Communication、Computer、Consumer）等领域不可缺少的基本器件，也是未来非常具有发展前景的集成电路

三、系统的方案设计与功能实现

3.1系统分析与方案设计

3.1.1系统解决方案比较分析

由上面的功能分析可知，系统在视频、音频等多媒体的处理方面要求较高，而且需要告诉的运算能力和数据传送能力，同时还要具有一定的控制能力。

针对这类要求，常用的解决方案有四种。

基于ASIC+MCU的方案

这种解决方案采用ASIC专用集成电路实现视频、音频的压缩处理，采用MCU完成对了、网络通信和摄像机控制等操作，在架构设计上比较清晰。

由于ASIC是全订制设计，采用全硬件方式实现特定视频和音频压缩处理，算法的速度快，性能非常的稳定可靠，如果能够大规模生产，成本会比较低。

然而，ASIC芯片是对特定的处理算法进行设计的，应用具有针对性，一旦确定后，芯片的算法无法进行修改或者升级，如果产品需要升级换代择必须重新设计，系统设计的可扩展性和可重用性较差。

基于FPGA的方案

现场可变成逻辑门阵列FPGA具有高速、高可靠性，开发周期短等特点，而且可以根据现场的需要进行编程、擦写，因而具有极大的方便性比较有代表性的是Alera和Xilinx公司的芯片。

系统在FPGA芯片中实现的视频和音频的压缩处理算法，网络通信和先关控制操作，也可以利用FPGA完成视音频压缩处理，另外使用MCU等来完成网络通信和其他相关功能。

使用FPGA进行系统的设计，处理速度较快，灵活性强，系统性能较高。

然而，由于价格高，这种做法设和前期开发，不适合批量生产。

基于DSP+ARM双处理器的方案

DSP数字信号处理器运算速度快、处理数据能力强，非常适合音视频多媒体信息的压缩算法处理，与前两种相比，灵活性增加。

但是，系统处理数据处理外，还需要支持网络通信和摄像机控制等，集锦采用单核DSP来设计，自愿非常紧张，同时，由于通用DSP接口能力的限制，外围电路的设计业比较复杂，于是添加一块ARM芯片，由其完成网络通信和摄像机控制等操作；然而，由于采用了双核结构，这种方案成本会比较高，系统的体积也会比较大。

基于高性能多媒体处理器的方案

多媒体处理器集成了通用DSP芯片的特点，具有高速的运行速度、极强的处理能力和灵活性。

同时，由于是面向多媒体应用，多媒体处理器对内核结构进行了优化，同时扩充了接口功能，添加了视频接口、音频接口、网络接口等，可以实现与视频解码芯片、音频解码芯片和以太网物理层芯片的无缝连接，整个芯片非常设和与网络视频监控系统的应用，比较有代表性的又TI公司的TMS320DM64x系列。

采用多媒体处理器进行网络视频监控系统的设计，系统外围电路简单、体积小、灵活性高，可升级性和可扩展性强，所以是一种非常好的解决方案。

3.1.2系统方案设计

经过分析和比较，本系统采用TI公司的高性能多媒体处理器TMS320DM642x芯片为核心进行系统平台的设计。

TMS320DM642器件是德州仪器推出的基于甚长指令字的结构开发出来的DSP，甚长指令字（VeryLongInstructionWord）这种结构能够使DSP的性能更加优越。

TMS320DM642的内核是TMS320C64x，它属于TMS320C6000系列DSP，因此TMS320DM642的代码可以和TMS320C6000系列其它型号的DSP代码兼容。

TMS320DM642是一款定点数字信号处理器，最高时钟频率可达720MHz，每秒最高可以执行5760百万条指令。

它有两个多通道缓冲串行口，芯片采用BGA封装，集成度非常高。

视频信号需要通过CCD摄像头采集。

视频解码芯片将采集到的模拟信号转换为数字信号供DSP进行运算处理。

视频解码芯片选用德州仪器的TVP5150APBS，它能够方便地实现和摄像头的无缝连接。

经过TMS320DM642的软件编码器进行编码压缩处理，编码压缩生成的视频码流数据打包后通过RJ-45接口经以太网传送到远端的上位机，上位机作为SERVER，这样就构成监控系统。

通过TMS320DM642独立多媒体接口（MII），片外连接一片以太网处理芯片（在本系统中采用的是Intel公司的LXT971A），就可以构成10/100Mbps以太网模块。

本地回放由视频编码芯片（本系统中采用的是Philips公司的SAA7105H）来完成。

通过TMS320DM642的EMIF接口可以连接SDRAM和Flash存储器。

尽管DSP提供了片内RAM，但是在大多数情况下不能满足系统的要求；同时对于要求实时处理的系统而言，又要求尽量减小在数据流动过程中由于存储器读写造成的时间开销，因此在系统中配置了高性能的SDRAM，它在运行程序和数据处理时使用。

Flash在系统中主要是用来存放系统软件和配置参数的。

为了使得所设计的视频系统能够尽可能多地满足不同环境下的要求，本系统还增加了USB接口，它与TMS320DM642的数据交换是通过TMS320DM642的主机并行接口来完成的。

TMS320DM642器件是德州仪器推出的基于甚长指令字的结构开发出来的DSP，甚长指令字（VeryLongInstructionWord）这种结构能够使DSP的性能更加优越。

TMS320DM642的内核是TMS320C64x，它属于TMS320C6000系列DSP，因此TMS320DM642的代码可以和TMS320C6000系列其它型号的DSP代码兼容。

TMS320DM642是一款定点数字信号处理器，最高时钟频率可达720MHz，每秒最高可以执行5760百万条指令。

它有两个多通道缓冲串行口，芯片采用BGA封装，集成度非常高。

图3.2网络视频监控系统总体框图

系统的总体框图如图3.3所示。

图中供电、启动复位和调试等模块未包括在内，下面对主要模块的功能再细化一下。

视频接口模块

视频接口模块是监控系统中最重要、最关键的模块。

从摄像机输出的PAL/NTSC制式模拟电视信号首先经过视频解码芯片，转换成BT.656格式数字信号后，送入DM640的视频口VP0进行压缩处理。

在开发过程中，为了调试和视频预览的需要，增加了视频编码功能使从视频口输出的数字格式的视频通过编码芯片，转换成模拟电视信号进行观察。

音频接口模块

音频接口模块是系统中一个辅助模块，其设计与视频接口比较类似。

通过麦克风输入或者立体声输入的声音经过音频解码器后，转换成数字信号，送入处理器的多媒体音频串行端口McASP0做相关处理后，发给远程用户。

以太网通信模块

以太网通信模块的支持是系统的特色功能之一。

由于DM640片上具有10/100Mb/s以太网口（EMAC），对网络的支持较好，所以这部分的电路比较简洁，只需在外部链接以太网收发芯片和网络变压器即可工作。

处理后的视频和音频数据经过打包，通过EMAC发送到网络上，远程用户可以通过网络发出相关指令到监控系统，对摄像机进行控制。

存储器扩展模块

由于视音频数据量比较大，而DM642内部数据存储空间的限制，需要在片外扩展数据存储器。

同样的，由于程序空间的限制以及系统产品化的需求，也需要对程序存储器进行扩展。

对于数据存储器，考虑到容量、速度和价格等因素，采用SDRAM。

而由于对程序存储器的速度要求不是很高，采用FLASH进行扩展。

USB接口模块

远程用户通过网络将对摄像机的控制指令发送到监控系统，由于需要RS485总线对才能对摄像机进行控制，所以通过EMIF外扩异步通信单元的方式获得串口RART，然后再连接485电平转换芯片。

从而实现对摄像机的控制功能。

报警输入模块也是监控系统的一个功能组件，报警信息通过DM642的GPIO输入。

系统供电模块

这部分模块作为系统的正确运行提供保障，在后面部分会详细介绍。

在外围电路的设计过程中，对于器件的选择也必须考虑到系统整体的要求，对诸如体积、功耗、可靠性等因素进行综合考虑，选择最适合系统的器件，是系统的性能最大化，这种思想在随后的各模块设计中会体现出来。

3.2系统硬件模块设计

3.2.1视频接口模块

3.2.1.1视频输入模块设计

视频输入模块设计采用的视频解码芯片是TVP5150APBS，它是德州仪器公司专门开发的一款可以方便携带的低功耗视频解码芯片，可以广泛用于视频系统的设计，其核心工作电压是1.8V，正常工作时功率为115mW。

TVP5150APBS的视频输入端可以输入两路复合视频信号或者一路S端子信号。

输入信号（如PAL、NTSC等制式）通过增益控制单元、模数转换器和Y/C分离及处理模块后，最后可以转化为8位ITU-RBT.656的数据格式，或者转化为8位4:

2:

2的数据格式。

TVP5150APBS的初始化操作是通过操作IIC总线来实现的。

TVP5150APBS的IIC地址可以通过控制I2CSEL引脚的高低电平来设置。

当该引脚是低电平时，IIC地址是0xB8h，当该引脚是高电平时，IIC地址则为0xBAh。

TVP5150APBS与TMS320DM642的连接示意如图3.3所示。

图3.3TVP5150APBS与TMS320DM642连接示意图

从图3.3可知，视频信号可以从TVP5150APBS的AIP1A或AIP1B输入，数据输出引脚YOUT[0:

7]与TMS320DM642的VP0D[2:

9]引脚连接在一起。

TVP5150APBS的系统时钟引脚SCLK与TMS320DM642的VP0CLK0引脚连接。

因为在本系统的设计中采用的是ITU-RBT.656的视频输出格式，所以在系统中不需要分立的同步信号。

因此，TVP5150APBS的HSYNC（行同步信号）、VSYNC（场同步信号）、AVID（行消隐指示信号）以及FID（奇偶场指示信号）这几个引脚并不需要与TMS320DM642连接，只需要将TVP5150APBS的INTERQ引脚与TMS320DM642的VP0CTL0引脚3接起来。

TVP5150APBS的SCL引脚作为IIC的时钟信号需要与TMS320DM642的SCL0引脚连接，SDA作为IIC的数据信号需要和TMS320DM642的SDA0连在一起。

根据TVP5150APBS的数据手册，系统中使用的晶振的大小是14.31818MHz。

3.2.2.2视频输出模块设计

在本系统的设计中，将TMS320DM642的VP2端口配置成视频输出端口，VP2端口的数据线与SAA7105H的数据线相互错位，因此这会造成无法正常显示视频输出。

为了解决这个问题，在将VP2端口配置成ITU-RBT.656视频输出时，数据就会从VP2A通道的VP2D02-VP2D09输出，VP2D00-VP2D01则输出无效，因此就需要将VP2D02-VP2D09这8根数据线连接到SAA7105H的PD0-PD7对应的引脚。

这样VP2D10-VP2D19在视频回放中就没有使用。

TMS320DM642的27MHz的VP2CLK0信号作为回放时钟输入以便于和视频捕获同步，VP2CLK1频率与VP2CLK0频率相同，作为回放时钟输出，将数据传送给SAA7105H视频编码芯片。

在视频输出模块中采用的SAA7105H是Philips公司开发的一款同时具有SDTV（标准清晰度电视）和HDTV（高清晰度电视）信号编码能力的视频编码芯片，可以广泛用于视频输出的设计中。

当TVP5150APBS输入8位宽度ITU-RBT.656格式的视频数据流时，输入的象素时钟频率与数据总线频率都是27MHz。

TVP5150APBS在象素时钟的上升沿锁存数据总线上的数据，它与VP2端口输出的ITU-RBT.656格式数据的时序相同。

SAA7105H将从TMS320DM642端传送来的PC信号转化为PAL制式（50Hz）或者是NTSC制式（60Hz）送到外部TV端输出。

SAA7105H默认为休眠状态，在休眠过程中IIC总线仍然可以接受来自TMS320DM642的命令。

当SAA7105H的三个数模转换器视频输出与外部TV相连接时，SAA7105H能够自动检测到数模转换器接口的阻抗变化，然后通过芯片的TVD（电视信号检测）引脚向TMS320DM642发出中断请求，表明外部有播放要求。

此时，TMS320DM642就会通过IIC总线来配置SAA7105H的内部寄存器，激活还处于休眠状态的SAA7105H，开始进行本地视频的播放。

在视频输出模块中，SAA7105H的HSVGC（水平同步输出）、VSVGC（垂直同步输出）、FSVGC（帧同步输出）分别于TMS320DM642端口的VP2CTL0、VP2CTL1以及VP2CTL2这三个引脚相连。

SAA7105H的输出方式可以有RGB格式、CVBS（混合视频）格式、S-Video格式以及VGA格式等几种。

其输出方式的选择通过SAA7105H用子地址来控制。

视频输出模块的电路如图3.4所示。

图3.4TVP5150APBS与SAA7105连接示意图

3.2.2音频接口模块

MD642具有多通道音频串行端口（McASP）和两个多通道缓存的串口（McBSP），它们是与视频端口复用的。

TLV32OAIC23是TI推出的一款高性能的立体声音频CODE芯片，内置耳机输出放大器，支持MCI和LINE工N两种输入方式（二选一），对输入和输出都具有可编程增益调节。

AIC23的模数转换（ADC）s和数模转换（DACS）部件高度集成在芯片内部，采用了先进的SimgZadetla过采样技术，可以在K8到9K6的频率范围内提供16bit、20bit、24bit和32bit的采样，ADC和DAC的输出信噪比分别可以达到godb和IOObd。

AIC23还具有很低的能耗，回放模式下功率仅为23mV。

系统中，A工C23工作于主模式，左右声道的采样字宽均为16bit数据接口为DSPmode模式。

通过工C2总线设置内部寄存器的工作参数和反馈状态信息。

图3.5TVP5150APBS与TLV430AIC23连接示意图

由于网络传输的固有特点，音频数据和视频数据从摄像机端到达监控中心不可能是均匀的，如果摄像机端不做任何纠正处理，则很难保证音视频的同步输出。

为了实现音频和视频的采样同步，利用锁相环PLL1708，从SAA71巧的LLC引脚输出27mhz时钟，经PLLI1708产生A工C23的主时钟MCKL。

由于音视频采样信号采用同一个时钟源，就不会出现音视频不同步的问题。

PLL17OS的SCLKO3引脚输出默认时钟频率18.433Hz，作为AIC23的输入主时钟MCLK。

AIC23内部采用的时钟可通过设置寄存器由主时钟MCKL分频得到。

3.2.3以太网通信模块

EMAC/MDIO是TMS320DM642的片内外设，它主要由EMAC控制模块、EMAC

模块和MDIO三个部分组成。

EMAC控制模块是DSP内核和EMAC模块以及MDIO模块之间的接口。

EMAC模块为DSP内核与以太网收发器之间的高效收发提供了接口，它支持10BASE-T和100BASE-TX的全双工或者半双工数据传输。

MDIO模块和EMAC模块配合起来使用，它经过MDIO总线后连接到网络处理芯片，可以轮询多达32个MDIO地址，即可以管理32个这样的器件。

在本系统设计中使用了一个网络处理芯片-英特尔公司的LXT971A。

MDIO总线属于2线总线，它有时钟总线和数据总线，通过MDIO模块可以间接对网络处理芯片的状态进行查询与控制。

软件在TMS320DM642上运行可以进行读写MDIO模块的寄存器，MDIO模块驱动，MDIO总线，读写网络处理芯片的寄存器，完成自动设置协商参数、检查协商结果等操作。

当MDIO完成一次对网络处理芯片寄存器的读写操作后，它将向EMAC控制模块发出中断信号。

另外，如果MDIO模块监测到网络处理芯片收发器的连接状态发生了改变，它同样也会产生中断。

在本系统中采用的LXT971A是英特尔公司专门开发的一款可以用于网络通讯接口的芯片，它符合IEEE标准，直接支持10Mbps和100Mbps的双绞线应用，也可以支持100Mbps的光纤接口[44]。

它提供MII（独立多媒体接口），能够很好地连接MACs（媒体访问控制器）。

LXT971A采用先进的CMOS工艺制造，它只需要一个3.3V的单电源供电。

它的工作条件可以设置为自动协商、并行检测或手动控制这几种模式。

其中自动协商模式在芯片上电后会定时发出FLP（快速链路脉冲序列），该序列含有系统可以支持的连接模式的信息。

当对方检测到相应的信息后，会自动调整到双方都可以接受的最佳模式上，这样就能保证双方能够以可接受的最高速率来连接。

当LXT971A和不支持自动协商的器件连接时，它将不会接受到FLP，此时芯片会采用并行检测模式来检测信号，如果能够检测到信号，将以该信号的速率来连接。

自动协商与并行检测能够使得器件可以即插即用，手动控制则会禁止自动协商和并行检测，而采用人工指定的模式来让LXT971A工作。

LXT971A与TMS320DM642的连接示意图如图3.6所示，在以太网模块中还需要用到网络变压器和RJ-45以太网连接器。

图3.6LXT971A连接示意图

3.2.4存储器扩展模块

在数据处理模块中，DSP芯片、SDRAM芯片和Flash芯片这三块芯片是整个模块电路的核心。

该模块的功能是完成与外部数据存储器的数据传输和程序存储器的程序读写任务。

通过JTAG接口电路与仿真器相连后接到计算机主机进行仿真调试，实现与目标主机的数据交换。

3.2.4.1SDRAM接口设计

在本论文介绍的视频系统设计中，SDRAM内存芯片选用的是美光（Micron）公司生产的MT48LC4M32B2-1M×32×4banks。

SDRAM，即SynchronousDRAM（同步动态随机存储器），表明它的工作速度是和系统的总线速度同步的。

MT48LC4M32B2总线最高时钟为166MHz，它主要用来存储数据和程序，SDRAM的刷新由DSP芯片自动控制。

MT48LC4M32B2是一款高速CMOS动态随机存储器，它内部配置为四个区的同步接口，它具有以下特性：

（1）PC100的功能。

（2）完全同步，所有的信号在系统时钟的上升沿有效。

（3）内部执行流水线操作，列地址可以在每个时钟周期作改变。

（4）内部分区可以隐藏行地址和预充电。

（5）自动预充电，包括自动并行预充电和自动刷新模式。

（6）兼容LVTTL的输入和输出。

（7）单电源+3.3V±0.3V供电。

通常存放在片外SDRAM中，在需要用到的时候通过EDMA把数据从片外搬移到片内处理，这样就可以提高程序的执行效率。

TMS320DM642的SDRAM接口图如图3.7所示。

图3.7SDRAM的接口图

由于TMS320DM642的数据总线是64位，而每片MT48LC4M32B2的数据总线是32位，所以需要并联两片MT48LC4M32B2才能构成64位的数据总线，这样才可以与TMS320DM642的EMIF数据总线相连。

MT48LC4M32B2是1M×32×4banks的结构，是TMS320DM642兼容的SDRAM，参照TMS320DM642数据手册中SDRAM的配置方法，EA15、EA16控制SDRAM的组，EA3-EA14控制行地址，EA3-EA11控制列地址，片选信号接到TMS320DM642的CE0上，这样就把SDRAM分配到CE0空间上。

ECLKIN是EMIFA的时钟输入引脚，用来给EMIFA提供时钟（AECL