第7章 算术运算电路课堂1节0811171.docx
《第7章 算术运算电路课堂1节0811171.docx》由会员分享，可在线阅读，更多相关《第7章 算术运算电路课堂1节0811171.docx（28页珍藏版）》请在冰豆网上搜索。
第7章算术运算电路课堂1节0811171
第七章算术运算电路
7-1数码的算术运算
7-1-1二进制数的运算
被加数
+
加数
=
和数
进位
0
+
0
0
0
0
+
1
1
0
1
+
0
1
0
1
+
1
1
1
加法：
被减数
-
减数
=
差数
借位
0
-
0
0
0
0
-
1
1
1
1
-
0
1
0
1
-
1
0
0
减法：
被乘数
×
乘数
=
积
+
×
+
+
+
×
-
-
-
×
+
-
-
×
-
+
乘法：
符号相乘
被乘数
×
乘数
=
积
0
×
0
0
0
×
1
0
1
×
0
0
1
×
1
1
绝对值相乘
除法：
7-1-2BCD码的运算
每一位的和数大于9时，做加6调整
7-2数值比较器（COMP）
4位数值比较器功能表（74LS85）
A3B3
A2B2
A1B1
A0B0
A3>B3
A3A3＝B3
FA>B
FAFA＝B
A3>B3
A3－－
－－
－－
－－
－－
－－
－－
－－
－－
－－
－－
－－
1
0
0
1
0
0
A3＝B3
A2>B2
A2－－
－－
－－
－－
－－
－－
－－
－－
－－
－－
1
0
0
1
0
0
A2＝B2
A1>B1
A1－－
－－
－－
－－
－－
－－
－－
－－
1
0
0
1
0
0
A1＝B1
A0>B0
A0－－
－－
－－
－－
－－
－－
1
0
0
1
0
0
A0＝B0
1
0
0
0
1
0
0
0
1
1
0
0
0
1
0
0
0
1
为什么？
两级并行比较
速度较快
恒等比较器的重要应用——地址或数据选择
7-3加法电路
7-3-1行波加法器
一位全加器：
7-3-2先行进位加法器
并行进位加法器
超前进位加法器
A3A2A1A0
B3B2B1B0
CI0
CO0
S3S2S1S0
0000
0000
0
0
0000
0000
0000
1
0
0001
0000
0001
0
0
0001
0000
0001
1
0
0010
0000
0010
0
0
0011
0000
0010
1
0
0011
0000
0011
0
0
0011
0000
0011
1
0
0100
0000
0100
0
0
0100
0000
0100
1
0
0101
…
…
…
…
7-3-4串行二进制加法电路—即移位加
7-3-5BCD码加法电路
当和大于等于10
小于等于15时
需进行十进制调整
做加6调整
7-3-6全加器的应用
例7-9试用全加器实现8421BCD码至余3码的变换
十进
制数
8421BCD
余3码
0
1
2
3
4
5
6
7
8
9
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
研究生试题：
试用一片（只用一片，不加任何逻辑门）4位加法器74283实现5421BCD码到8421BCD码的转换电路。
例7-10试将2位BCD码用全加器变换成B码
2位BCD码可表示为：
D=A80A40A20A10A8A4A2A1
用二进制表示为：
即：
D=A80×26+A40×25+（A80+A20）×24+（A40+A10+A8）×23
+（A20+A4）×22+（A10+A2）×21+A1×20
7-4减法电路
7-4-1全减器
A
B
BI
D
BO
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
1
1
1
0
0
0
1
（b）逻辑符号
（d）用全加器作全减器
★
BO=0，有借位
符号位要参加运算
7-4-3BCD码减法电路
基数补码可定义为：
（X）r,c=rn－X=
7-5乘法电路
7-5-1组合式乘法器
例7-11试设计两位二进制乘法器电路
7-5-2表格式乘法器（查表法）
乘法器的并行扩展结构
7-5-3BCD乘法器
7-5-4
比例乘法器
RateMultiplier
比例乘法器功能表
B
比例系数
NO/NI
功能
001
1/8
8分频
010
1/4
4分频
011
3/8
100
1/2
2分频
101
5/8
110
6/8
111
7/8
级联输出
本级输出
允许输出
时钟
选通
允许输入
单/级联
清除
比率输入
比例系数为：
比例系数为：
7-6除法电路
74LS283作为
减法器（补码加）
当A－B<0时
CO＝0，结束
01101001
1001
不够减，Q=0
01101001
1001
够减，Q=1
0100001
余数
1001
不够减，Q=0
0100001
1001
够减，Q=1
01111
余数
1001
够减，Q=1
0110
余数
例：
X/Y
＝105/9
＝11….余6
1
7-7算术单元/逻辑运算（ALU）
图7-374位算术/逻辑运算单元（74LS181）
数据高电平选择有效（正逻辑）信号功能表
信号
功能
M
逻辑函数/算术操作
CIN
无进位/有进位
S3S2S1S0
功能选择
A3A2A1A0
A组输入
B3B2B1B0
B组输入
F3F2F1F0
输出数据或逻辑变量
P3～0，G3～0
进位输出
FA＝B
相等输出（OC）
CON+4
串行进位
表7-44位算术单元/逻辑运算单元（ALU）功能表
序
号
功能选择
数据高电平选择有效（正逻辑）
M=H
M=L算术操作
S3
S2
S1
S0
逻辑函数
CIN＝H（无进位）
CIN＝L（有进位）
0
L
L
L
L
F=A
F=A
F=A加1
1
L
L
L
H
F=A+B
F=A+B
F=（A+B）加1
2
L
L
H
L
F=AB
F=A+B
F=（A+B）加1
3
L
L
H
H
F=0
F=减1（2’补码）
F=0
4
L
H
L
L
F=AB
F=A加AB
F=A加AB加1
5
L
H
L
H
F=B
F=（A+B）加AB
F=（A+B）加AB加1
6
L
H
H
L
F=A⊕B
F=A减B减1
F=A减B
7
L
H
H
H
F=AB
F=AB减1
F=AB
8
H
L
L
L
F=A+B
F=A加AB
F=A加AB加1
9
H
L
L
H
F=A⊕B
F=A加B
F=A加B加1
10
H
L
H
L
F=B
F=（A+B）加AB
F=（A+B）加AB加1
11
H
L
H
H
F=AB
F=AB减1
F=AB
12
H
H
L
L
F=1
F=A加A
F=A加A加1
13
H
H
L
H
F=A+B
F=（A+B）加A
F=（A+B）加A加1
14
H
H
H
L
F=A+B
F=（A+B）加A
F=（A+B）加A加A
15
H
H
H
H
F=A
F=A减1
F=A
图7-374位算术/逻辑运算单元逻辑图（74LS181）
图7-39用ALU实现4位2选1原码/反码发生器
升级会员 