电子技术综合课程设计.docx

电子技术综合课程设计.docx

《电子技术综合课程设计.docx》由会员分享，可在线阅读，更多相关《电子技术综合课程设计.docx（20页珍藏版）》请在冰豆网上搜索。

电子技术综合课程设计

电子技术综合

课

程

设

计

报

告

学院：

电子信息学院

班级：

信息101

姓名：

李xx

学号：

201000xxxx

一、题目：

简易信号发生器和频率计

二、设计目的

1、掌握正弦波、方波及三角波信号发生器的设计、组装与调试方法；

2、掌握数字频率计的设计与调试方法；

三、设计任务及技术指标

1、设计一个的正弦波、方波和三角波方生器：

（1）频率可调范围：

2Hz—20KHz，分为4档：

2—20Hz；20—200Hz；200Hz—2KHz；2—20KHz；

（2）幅度可调范围：

0—5V；

（3）可调偏置。

2、设计一个简易数字频率计：

（1）测量频率范围：

1~100KHz，显示单位为Hz；

（2）输入电压幅度VPP：

100mV～10V；

（3）输入信号波形：

任意周期信号；

（4）显示方式:

6位十进制数显示。

四、设计步骤和方法

1．方案设计——根据设计任务书给定的技术指标和条件，初步设计出完整的电路（这一阶段又称为“预设计”阶段）。

主要任务是准备好实验文件，其中包括：

画出方框图；画出构成框图的各单元的逻辑电路图；画出整体逻辑图；提出元器件清单；画出连接图。

要完成这一阶段的任务，需要设计者进行反复思考，大量参阅文献和资料，将各种方案进行比较及可行性论证，然后才能将方案确定下来。

具体步骤是：

⑴．明确待设计系统的总体方案；

⑵．把系统方案划分为若干相对独立的单元，每个单元的功能再由若干

个标准器件来实现，化分为单元的数目不宜太多，但也不能太少。

⑶．设计并实施各个单元电路。

在设计中应尽可能多地采用中、大规模集成电路，以减少器件数目，减少连接线，提高电路的可靠性，降低成本。

这要求设计者应熟悉器件的种类、功能和特点。

⑷．把单元电路组装成待设计系统。

设计者应考虑各单元之间的连接问题。

各单元电路在时序上应协调一致，电气特性上要匹配。

此外，还应考虑防止竞争冒险及电路的自启动问题。

衡量一个电路设计的好坏，主要是看是否达到了技术指标及能否长期可靠地工作。

此外还应考虑经济实用、容易操作、维修方便。

为了设计出比较合理的电路，设计者除了要具备丰富的经验和较强的想象力之外，还应该尽可能多地熟悉各种典型电路的功能。

只要将所学过的知识融会贯通，反复思考，周密设计，一个好的电路方案是不难得到的。

2．方案试验——对所选定的设计方案进行安装调试

由于生产实际的复杂性和电子元器件参数的离散性，加上设计者经验不足，一个仅从理论上设计出来的电路往往是不成熟的，可能存在许多问题，而这些问题不通过实验是不容易检查出来的，因此，在完成方案设计之后，需要进行电路的装配和调试，以发现实验现象与设计要求不相符合的情况。

该内容将在第五章详细讲述。

3．工艺设计——完成制作实验样机所必需的文件资料，包括整机结构设计及印制电路板设计等

4．样机制作及调试——包括组装、焊接、调试等。

5．总结鉴定——考核样机是否全面达到规定的技术指标，能否长期可靠地工作，同时写出设计总结报告。

五．信号发生器的制作

设计任务及技术指标：

设计一个的正弦波、方波和三角波方生器：

1）频率可调范围：

2Hz—20KHz，分为4档：

2—20Hz；20—200Hz；200Hz—2KHz；2—20KHz；

2）幅度可调范围：

0—5V；

3）可调偏置。

功能和原理：

简易信号发生器采用正弦波振荡电路产生正弦波，通过电容和电位器调节频率，由4个电容进行换档，分别控制4个量程，量程确定后通过电位器进行频率的微调。

为了得到对称的正弦波，运算放大器采用±5V电源。

三角波产生电路中，可根据信号频率选择不同数值的电容。

电路中产生的正弦波、方波和三角波容易产生上下偏移，所以需要在电路中设置偏置电路，来调节偏移。

偏置电路可由运算放大器组成的加法电路来实现。

为了使输出波形的幅度可调，也可采用运算放大器实现，具体电路自行设计。

原理框图如3-1：

图3-1信号发生器原理框图

1.正弦波

正弦波振荡电路产生正弦波，通过电容和电位器调节频率，由4个电容进行换档，分由别控制4个量程，量程确定后通过电位器进行频率的微调。

2.偏置电路

电路中产生的正弦波以及后面要产生的方波和三角波容易产生上下偏移，所以需要在电路中设置偏置电路，偏置电路可由运算放大器组成的加法电路来实现。

3.方波

由运算放大器组成的过零比较器可实现将正弦波转换为方波的功能。

4.三角波

由运算放大器组成的积分电路可实现将方波转换为三角波的功能。

方波和三角波的频率与正弦波的频率相同，可通过正弦波振荡电路来调节。

在积分电路中，信号的周期和积分时间常数两者在数值上有一定的要求。

当信号频率改变时，也应相应地改变积分电路中的电容值。

5.调幅电路

可由运放组成的比例电路来实现，反馈电阻由电位器构成，即可达到调幅的目的。

六．简易数字频率计的制作

一、功能说明

数字频率计是近代电子技术领域的重要测量工具之一，同时也是其他许多领域广泛应用的测量仪器。

数字频率计是在规定的基准时间内把测量的脉冲数记录下来，换算成频率并以数字形式显示出来。

数字频率计用于测量信号（方波，正弦波或其他周期信号）的频率，并用十进制数字显示，它具有精度高，测量速度快，读数直观，使用方便等优点。

在许多情况下，需要对信号的频率进行精确的测量，数字频率计在实验室和一些工业现场得到广泛的应用。

二、设计任务及要求

设计一个简易数字频率计：

（1）测量频率范围：

1Hz~100KHz，显示单位为Hz；

（2）输入电压幅度VPP：

100mV～10V；

（3）输入信号波形：

任意周期信号；

（4）显示方式:

6位十进制数显示。

三、电路功能简介

1．数字频率计的基本原理

频率是单位时间（1S）内信号发生周期变化的次数。

如果我们能在给定的1S时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。

数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。

数字频率计的框图见图1。

图1：

数字频率计原理框图

数字频率计由放大整形电路、脉冲计数器、数据锁存电路、译码驱动、LED显示电路、时钟电路和产生清零脉冲的单稳态电路组成。

2．框图中各部分的实现方法及功能

1）放大整形电路

由双运算放大器NE5532组成，采用±5V电源。

其中一个运算放大器对输入信号进行放大，放大倍数选用50；另一个运算放大器接成过零电压比较器，对放大后的信号进行整形，产生±5V的脉冲信号。

要想得到TTL脉冲信号，需要设计成带限幅的过零比较器。

为了能够对直流周期信号的频率进行测量，需要在放大前加入滤波电路。

2）脉冲计数器

由两片CD4518双BCD码加法计数器组成，对周期性的脉冲信号进行计数并产生4位BCD码输出送至数据锁存电路。

单稳态电路产生的周期为一秒、宽度25微秒的清零脉冲送至CD4518的CLR端，使脉冲计数器清零后重新开始计数。

3）数据锁存电路

由三片74HC374锁存器组成，在时钟电路产生的秒脉冲（送至74HC374的CLK端）的作用下，对脉冲计数器输出的4位BCD码进行锁存，同时在Q端产生输出。

4）译码驱动和LED显示电路

由六片BCD码译码驱动芯片CD4543和六个八段LED数码管组成。

CD4543将74HC374锁存器输出的BCD码进行译码后驱动LED数码管显示。

5）时钟电路和产生清零脉冲的单稳态电路

由14级二进制分频器CD4060和双J-K触发器CD4027组成时钟电路，晶振采用平常较为多见的时钟晶振，谐振频率为32.786kHz。

CD4060内部含有14级的二进制串行计数器，可以进行214分频，32.768kHz谐振频率经过内部14级计数器214=16384分频得到2Hz的精确频率后，由J-K触发器CD4027进行2分频得到需要的1秒的时钟，用来控制74HC374锁存电路的工作。

时钟信号同时又作为锁存器的锁存信号，直接送到锁存器74HC374，在时钟信号的上升沿进行锁存。

CD4528双单稳态触发器在秒脉冲的上升沿作用下，产生输出宽度为25us的清零脉冲，使脉冲计数器清零后重新开始计数。

由于单稳态触发器的时间延时，可以保证锁存器进行锁存之后，计数器才开始清零操作。

四、主要芯片介绍

1、CD4543BCD码译码/驱动器

CD4543可以把BCD码译码成7段LED显示码。

其中2，3，4，5脚为BCD码输入端，1脚为锁存端，9-15脚为译码输出，它可直接驱动LED数码管（需串联限流电阻）。

管脚

图如图1所示。

2、CD406014级二进制分频器

电路内部带有振荡器，全静态操作，14级分频器，但只有10个输出端引出，其中图2CD4060管脚图

1脚为4096分频

输出，2脚为8192分频输出，3脚为16384分频输出，4脚为64

分频输出，5脚为32分频输出，6脚为128分频输出，7脚为16分频输出，13脚为512分频输出，14脚为256分频输出，15脚为1024分频输出。

管脚图如图2所示。

3、CD4518双BCD加法计数器

该器件由两个相同的同步4级计数器组成。

计数器级为D型触发器。

具有内部可交换的CLK和EN线，用于在时钟上升沿或下降沿加计数。

在单个单元运算中，EN输入保持高电平，且在CLK上升沿进位。

CLR线为高电平时，计数器清零。

其中管脚3，4，5，6为第一个计数器的BCD输出，管脚11，12，13，14为第二个计数器的BCD输出。

管脚图如图3所示。

4、CD4027双J-K触发器

CD4027包含了两个相互独立、互补对称的J-K主从触发器。

每个触发器分别提供了J、K、置位、复位、时钟输入和经过缓冲的Q及

错误!

未找到引用源。

移位寄存器，且通过将Q输出连接到数据输入，可用作计数器和触发器。

在时钟上升沿触发时，加在输入端的逻辑电平传送到Q输出端。

置位和复位与时钟无关，而分别由置位或复位线上的高电平完成。

其中1CLK，2CLK为时钟输入端，1S，2S为置位端，1RST，2RST为复位端。

管脚如图4所示。

真值表如下表所示：

CLK

J

K

S

RST

Q

Q

1

X

0

0

0

0

1

X

0

0

0

1

1

0

0

X

0

0

0

0

1

X

1

0

0

1

1

0

X

X

0

0

X

无变化

X

X

X

1

0

X

1

0

X

X

X

0

1

X

0

1

X

X

X

1

1

X

1

1

5、CD4528双单稳态触发器

CD4528由可重触发地单稳态触发器组成，Q和

输出有缓冲。

该器件工作时应在T1A和CX/RX1外接电容，在CX/RX1和VDD端外接电阻。

每个触发器具有上升沿触发输入A和下降沿B，复位端CLR为低电平时，终止输出脉冲。

管脚图如图5所示。

真值表如下表所示：

输入

输出

CLR

AINPUT

BINPUT

Q

Q

L

X

X

0

1

X

1

X

0

1

X

X

0

0

1

1

0

1

1

图5CD4528管脚图

6、74HC374三态八位锁存器

74HC374是具有三态输出的八位锁存器。

其输出端Q0~Q7可直接与总线相连。

当三态允许控制端OE为低电平时