基于DSP的mp3的设计.ppt

基于DSP的mp3的设计.ppt

《基于DSP的mp3的设计.ppt》由会员分享，可在线阅读，更多相关《基于DSP的mp3的设计.ppt（68页珍藏版）》请在冰豆网上搜索。

,第四组组长：

杨舒婷组员：

覃吉渊邓晓蕾刘洋宣章洋张凡邸健帅高搏杨玉张通,软件要求,1、能够存储一定量的MP3码流文件，供解码系统使用。

2、能够对MP3码流进行解码，从MP3格式恢复成PCM码流。

3、能够把解码后输出的PCM码流通过扬声设备，如耳机、音箱等播放出来。

4、能够满足系统的功率要求。

1、能够从数据存储介质中读取MP3码流数据，要能保证数据读取的速度满足系统的需要；能够正确定位MP3文件数据的地址和文件长度，为后期进行歌曲选择打下基础。

2、能够正确对MP3码流进行解码，并且以所需要的格式和方式输出。

3、能够正确协调硬件各个模块的工作，提供正确的芯片控制信号。

方案设计选择,方案一：

使用专业的MP3解码芯片，辅以简单的外围电路实现。

方案二：

以通用数字信号处理器（DSP,DigitalSignalProcessor）为核心，搭建相应的外部电路形成一个系统，解码功能通过对数字信号处理芯片编程来实现。

录取,系统结构框图,系统硬件模块,DSP芯片选取-杨舒婷,TMS320C6711DSP处理系统,TMS320C6711TMS320C6711是美国TI公司的高速浮点DSP芯片。

功能方框图,TMS320C6711组成,TMS320C6711处理器由三个主要部分组成:

CPU内核、外设和存储器。

CPU中8个功能单元可以并行操作，这些功能单元被分成类似的两套，每套由4个基本功能单元组成。

CPU有两组寄存器，每组寄存器由16个32位寄存器组成。

由于在运行期间个做硬件数据相关性的检查，所以程序的并行性在编译时就被确定。

片内程序存储器的总线宽度为256的，使每个周期可取8条32位指令。

TMS320C6711芯片包括片内程序存储器和数据存储器，有些芯片将这些存储器作为高速缓冲存储器。

外设包括直接存储器访问（DMA）、低功耗逻辑、外部存储器接口、串口、扩展总线或主机口和定时器等。

TMS320C6711特点,1运行速度快。

指令周期为6ns，峰值运算能力为1336MIPS,对于单精度运算可达1GFLOPS，对于算精度运算可达250MFLOPS.2硬件支持IEEE格式的32位单精度与64为双精度浮点操作。

3继承了32*32bit的乘法器，其结果可为32或64bit.4TMS320C6711的指令集在C62的指令集基础上增加了浮点执行能力，可以看作是C62指令集的超集。

与C62系列芯片一样，由于其出色的运算能力、高效的指令集、智能外设、大容量的片内存储器和大范围的寻址能力，这个系列的芯片适合用于基站数字波束形成、图像处理、语音识别等对运算能力和存储量有高要求的应用场合。

JTAG仿真接口电路-覃吉渊,2022/10/8,为什么需要JTAG仿真测试？

JTAG（JointTestActionGroup，联合测试行动小组）是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试，JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAP（TestAccessPort，测试访问口），通过专用的JTAG测试工具对内部节点进行测试。

目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。

标准的JTAG接口是4线：

TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。

JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。

JTAG接口还常用于实现ISP（In-SystemProgrammable在系统编程）功能，如对FLASH器件进行编程等。

通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。

设计一个DSP系统，一般必须考虑系统的软、硬件调试，调试DSP系统一般离不开DSP仿真器，而仿真器通过仿真接口实现与DSP之间的数据交互。

2022/10/8,JTAG仿真测试,连接测试组（JTAG）接口用于连接最小系统和仿真器，实现仿真器对DSP的访问，JTAG接口的连接需要和仿真器上的接口一致。

一般情况下，最小系统板需要引出双排的14脚插针，图中引脚间隔为0.1英寸，引脚宽度为0.025英寸，引脚长度为0.235英寸。

在大多数情况下，如果开发板和仿真器之间的连接电缆不超过6英寸，可采用上述接法，在EMU0和EMU1接上拉电阻4.7K。

2022/10/8,JTAG电路,2022/10/8,JTAG测试的两大优点：

1、方便芯片的故障定位,迅速准确地测试两个芯片管脚的连接是否可靠,提高测试检验效率。

2、具有JTAG接口的芯片,内置一些预先定义好的功能模式,通过边界扫描通道来使芯片处于某个特定的功能模式,以提高系统控制的灵活性和方便系统设计。

2022/10/8,边界扫描,边界扫描技术的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。

因为这些移位寄存器单元都分布在芯片的边界上（周围），所以被称为边界扫描寄存器（Boundary-ScanRegisterCell）。

边界扫描寄存器提供了一个便捷的方式用以观测和控制所需要调试的芯片。

2022/10/8,JTAG测试原理,边界扫描测试是通过边界扫描单元以及一些附加的测试控制逻辑实现的。

当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。

通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和控制。

在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。

2022/10/8,每个I/O管脚都有一个BSC,每个BSC有两个数据通道:

一个是测试数据通道,测试数据输入TDI（testdatainput）、测试数据输出TDO（testdataoutput）;另一个是正常数据通道,正常数据输入NDI（normaldatainput）、正常数据出NDO（normaldataoutput）。

如图1所示。

2022/10/8,图2所示是边界扫描测试应用的示意图。

为了测试两个JTAG设备的连接,首先将JTAG设备1某个输出测试脚的BSC置为高或低电平,输出至NDO,然后,让JTAG设备2的输入测试脚来捕获（capture）从管脚输入的NDI值,再通过测试数据通道将捕获到的数据输出至TDO,对比测试结果,即可快速准确的判断这两脚是否连接可靠,2022/10/8,另外，芯片输入输出管脚上的边界扫描寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-ScanChain）。

一般的芯片都会提供几条独立的边界扫描链，用来实现完整的测试功能。

边界扫描链可以串行的输入和输出，通过相应的时钟信号和控制信号，就可以方便的观察和控制处在调试状态下的芯片。

2022/10/8,JTAG电路结构,JTAG控制器的电路结构如图3所示。

JTAG控制器主要由三个部分组成:

测试端口（TAP,testaccessport）控制器指令寄存器（包括指令译码器）数据寄存器,2022/10/8,JTAG电路结构,

（1）TAP控制器是边界扫描测试核心控制器。

TAP有以下5个控制信号:

TCK:

TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。

TCK在IEEE1149.1标准里是强制要求的。

TMS:

TMS信号用来控制TAP状态机的转换。

通过TMS信号，可以控制TAP在不同的状态间相互转换。

TMS信号在TCK的上升沿有效。

TMS在IEEE1149.1标准里是强制要求的。

TDI:

TDI是数据输入的接口。

所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的（由TCK驱动）。

TDI在IEEE1149.1标准里是强制要求的。

TDO是数据输出的接口。

所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。

TDO在IEEE1149.1标准里是强制要求的。

TRST:

TRST可以用来对TAPController进行复位（初始化）。

不过这个信号接口在IEEE1149.1标准里是可选的，并不是强制要求的。

因为通过TMS也可以对TAP进行复位（初始化）。

2022/10/8,

（2）指令寄存器：

若执行数据寄存器边界扫描测试,则指令寄存器负责提供地址和控制信号去选择某个特定的数据寄存器;也可以通过指令寄存器执行边界扫描测试,这时,TAP输出的SELECT信号选择指令寄存器的输出去驱动TDO。

（3）数据寄存器：

边界扫描链属于数据寄存器中很重要一种。

规定,必须具有的两个数据寄存器是边界扫描寄存器（boundaryscanregister）、旁通（bypass）寄存器。

其它的寄存器是任选的。

由指令寄存器选择某个特定的数据寄存器作为边界扫描测试寄存器,当一个扫描路径选定后,其它的路径处于高阻态。

边界扫描寄存器是由围绕IC管脚的一系列的BSC组成的,正是由它来实现测试管脚信号的输入、输出;旁通寄存器只由一个扫描寄存器位组成,当选择了旁通寄存器,TDI和TDO之间只有一位寄存器,实际上没有执行边界扫描测试。

旁通寄存器的作用是为了缩短扫描路径而对不需要进行测试的IC进行旁通。

2022/10/8,JTAG电路结构图,模拟音频模块-邓晓蕾,模拟音频模块,D/AA/D,PCM是实现语音信号数字化的一种方法，即语音信号的数字化。

语音信号是连续变化的模拟信号,实现语音信号的数字化必须经过抽样、量化和编码三个过程。

主要过程是将话音、图像等模拟信号每隔一定时间进行取样，使其离散化，同时将抽样值按分层单位四舍五人取整量化，同时将抽样值按一组二进制码来表示抽样脉冲的幅值。

芯片选择：

TLV320AIC23,模拟音频模块,高信噪比：

ADC和DAC的输出信噪比分别可以达到90dB和100dB。

低能耗：

，回放模式下功率仅为23mW，省电模式下更是小于15w。

高性能的立体声编解码器；,其它优点：

模拟音频模块,AIC23与DSP连接：

AIC23与DSP的接口有两个:

一个是控制口，用于设置AIC23的工作参数;另一个是数据口，用于传输AIC23的A/D、D/A数据。

将6711的McASP配置成脉冲帧同步模式，2通路TDM格式的数据流，与4片AIC23的数据接口相连;使用I2C总线与AIC23的控制口接口。

模拟音频模块,模拟音频模块,I2C总线配置AIC23的时序图,使用I2C总线对AIC23进行配置时，I2C总线选择7位地址的寻址方式，由于AIC23的寄存器只有写操作无读操作，因而其通讯协议规定每个WORD的前7Bit为寄存器的地址，后1Bit为寄存器内容。

在两线制的I2C方式下SDI为串行数据线，SCLK为串行时钟线，开始条件是当SCLK为高而SDI为下降沿，1到7个位时钟传输寄存器地址，R/W位决定数据传输方向，第9个位时钟识别地址并接受数据传输，后2个8位时钟传输控制数据位（9位）,模拟音频模块,AIC23输出,TLV320AIC23有两种输出方式：

立体声输出和耳机输出。

耳机输出可以直接驱动16Q和32Q的耳机，不需要外部再进行功率驱动。

立体声输出没有经过内部放大器，是直接输出音频信号输出电路图如下图所示。

2022/10/8,电源模块-张通,2022/10/8,电源电路总览,2022/10/8,电源电路设计要求,2022/10/8,电源分配设计,2022/10/8,芯片介绍,2022/10/8,采用TPS767D3011构成的电源电路如图所示。

从外部稳压电源引入5V电压。

5V电压一方面输入给TPS767D3011，经TPS767D3011后输出电压1.26V和3.3V,另一方面又直接供给单片机电源。

5V,1.26V,3.3V,电源电路图,时钟电路与复位电路-宣章洋,时钟电路,时钟电路的三种方式：

1.晶体电路2.晶振电