数字频率计设计.docx

数字频率计设计.docx

《数字频率计设计.docx》由会员分享，可在线阅读，更多相关《数字频率计设计.docx（18页珍藏版）》请在冰豆网上搜索。

数字频率计设计

学号：

0120809320411

课程设计

题目

数字频率计设计

学院

专业

班级

姓名

指导教师

2010年7月6日

课程设计任务书

学生姓名：

专业班级：

指导教师工作单位：

题目:

数字频率计设计

初始条件：

555、74LS123、74LS90、74LS273等元器件

要求完成的主要任务:

（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）

用中小规模集成电路设计一台简易的数字频率计，频率显示为四位，显示量程为四挡,用数码管显示。

1HZ—9.999KHZ，闸门时间为1S；

10HZ—99.99KHZ,闸门时间为0.1S；

100HZ—999.9KHZ,闸门时间为10MS；

1KHZ—9999KHZ,闸门时间为1MS；

时间安排：

7.1：

理论设计

7.2～7.4：

安装调试或仿真

7.5：

撰写报告

7.6：

答辩

指导教师签名：

2010年7月6日

系主任签名：

2010年7月6日

摘要

频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。

通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。

闸门时间也可以大于或小于一秒。

闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。

闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。

本文数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。

如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。

因此，数字频率计是一种应用很广泛的仪器。

Abstract

Thebasicprincipleisthefrequencywithafrequencystabilityofhighfrequencysourceasabenchmark,comparedtoothersignalmeasurementclockfrequency.Usuallycalculatedperpulsesignaltothegate,wesaythenumber1SEC.Time,Gatetimecanalsoisgreaterorlessthanasecond.Thelongergate,themoreaccuratewerefrequencyvalue,butthegateisnolongerafrequencymeasurementofintervalislonger.Gatetimeisshorter,measurementoffrequencyvaluerefreshthesooner,butthemeasurementaccuracyfrequency.Article.Digitalfrequencyismeasuredbyusingdigitaldisplaysignalfrequencyinstrument,thesignalcanbesinewave,squareorotherperiodicchangeofsignal.Ifusingappropriatesensor,totest,suchasthevariationofmechanicalvibrationfrequency,speed,andthevoiceofthefrequencyofproductpieceetc.Therefore,digitalfrequencyisakindofverywideapplicationofinstrument.

数字频率计的设计

1数字频率计计测频的基本原理

数字频率计是直接用十进制数字来显示被测量信号频率的一种测量装置，它不仅可以测量正弦波、方波、三角波和尖端冲信号的频率，而且还可以测量它们的周期。

所谓频率，就是周期性信号在单位时间（1s）内变化的次数．若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为f=N/T。

原理框图中，被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。

时基电路提供标准时间基准信号Ⅱ，其高电平持续时间t1=1s,当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。

若在闸门时间1S内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。

逻辑控制电路的作用有两个：

一是产生锁存脉冲Ⅳ，使显示器上的数字稳定；二是产生“0”脉冲Ⅴ，使计数器每次测量从零开始计数。

2数字频率计的主要计数指标

2.1频率准确度

一般用相对误差来表示，即

式中，

为量化误差（即±1个字误差），显然，当闸门时间T选定后，fx越高，量化误差就越小；

为闸门时间相对误差，主要由时基电路标准频率的准确度决定，

。

2.2频率测量范围

在输入电压符合规定要求值时，能够正常进行测量的频率区间叫频率测量范围.频率测量范围主要由放大整形电路的频率响应所决定。

2.3数字显示位数

频率计的数字显示位数决定频率计的分辨率.位数越多，分辨率越高。

2.4测量时间

频率计完成一次测量所需要的测量时间，包括准备、计数、锁存和复位时间。

3设计思路及方案对比

3．1由ICM7216D构成的数字频率计

图2由ICM7216D构成的数字频率计电路图

由ICM7216D构成的10MHZ频率计电路采用+5V单电源供电。

高精度晶体振荡器和

构成10MHz并联振荡电路，产生时间基准频率信号，经内部分频后产生闸门信号。

输出分别连接到相应数码显示管上。

ICM7216D要求输入信号的高电平大于3.5V，低电平小于1.9V，脉宽大于50ns，所以实际应用中，需要根据具体情况增加一些辅助电路。

优点：

这个电路由于芯片集成度相对较高，所以电路设计较为简单，操作比较简单。

而且精确度高。

缺点：

对于芯片不太熟悉，而且由于集成度太高，缺少电路设计，仿真软件中并没有这个芯片。

由于输出级需要相应的辅助电路，为电路设计带来很大麻烦。

3．2运用单片机设计数字频率计

图3单片机数字频率计实现框图图4单片机引图

频率计的计数和显示部分可以由单片机及其最小系统完成，将适用于计数以及显示的程序烧入单片机内，再根据时基电路、放大整形电路、倍频锁相电路一起构成频率计。

由于学过单片机相关教程，掌握一定的编程能力，所以用单片机实现数字频率计还是可行的。

优点：

由于用到单片机，控制电路计数等功能通过编写程序实现，减少了相关硬件的使用，降低了成本。

而且利用C语言程序有很强的可修改性。

缺点：

利用单片机需要最小系统，还需要了解最小系统，而且对于编程能力要求很高，对于初学者来说要求还是过高了。

3．3我的电路分析

数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。

它一般由放大整形电路、时基电路、逻辑控制电路、闸门电路、计数器、锁存器、译码器、显示器等几部分组成。

其基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。

通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。

闸门时间也可以大于或小于一秒。

待测信号经过放大整形电路之后，输出一个与待测信号同频率的矩形脉冲信号，该信号在检测闸门经过选通信号的合成，产生计数信号。

控制脉冲经过控制器中的门电路分别产生锁存信号和计数器清零信号。

计数信号并与锁存信号和清零复位信号共同控制计数、锁存和清零三个状态，然后通过数码显示器件进行显示。

图5数字频率计整体框图及各信号波形关系图

4数字频率计的设计

4.1放大整形电路

放大整形电路由晶体管3DGl00与74LS00等组成，其中3DGl00组成放大器将输入频率为周期信号如正弦波、三角波等进行放大。

与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。

其电路如图：

图6放大整形电路

其中由C1端输入未知频率的波，74LS00组成的施密特触发器将从3DG00放大的信号进行整形变换，得到需要的方波.

4.2时基电路

时基电路的作用是产生一个标准时间信号（高电平持续时间是1s），由定时器555构成的多谐震荡器产生（当标准时间的精度要求较高时，应通过晶体震荡器分频获得）。

若震荡器的频率

，其中

。

由公式

和

，可计算出电阻R1、R2及电容C的值。

若取电容C=10uF，则

kΩ　　　　取标称值36kΩ

kΩ　　取

=47kΩ，RP=100kΩ　

图7时基电路电路图

4.3逻辑控制电路

根据图原理框图b所示波形，在时基信号II结束时产生的负跳变用来产生

锁存信号Ⅳ，锁存信号Ⅳ的负跳变又用来产生清“0”信号V。

脉冲信号Ⅳ和V可由两个单稳态触发器74LSl23产生，它们的脉冲宽度由电路的时间常数决定。

设锁存信号Ⅳ和清“0”信号V的脉冲宽度相同，如果要求tw=0.02s，则有tw=0.45RextCext=0.02s，若取Rext=10kΩ，则Cext=tw/0.45Rext=4.4uf，取标称值4.7uf,由74LSl23的功能表可得，当,触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲端,一非Q端可获得一负脉冲，其波形关系正好满足原理框图b所示波形Ⅳ和V的要求。

手动复位开关S按下时，计数器清“0”。

其组成图如图所示：

图8逻辑控制电路

其中U1A中的A端接时基电路的输入端和由74LS00构成的闸门的一个输入，电源电压均选择为5V以得到高电平.Q端接到由74LS273的CP端.U2A的Q端接到作为开关的7400的一端输入.

附：

74LS123的功能表

4.4锁存器

锁存器的作用是将计数器在1S结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值，如图6（b）所示，1S计数时间结束时，逻辑控制电路发出锁存信号L，将此时计数器的值送译码显示器。

根据题目要求4位数字显示，即计数需用4位十进制计数器，共有16个计数输出端，故锁存器可用两片8D锁存器74LS273来完成上述锁存功能。

当闸门时间到时，逻辑控制电路一方面关闭计数闸门停止计数，另一方面产生锁存信号L，将计数值锁存并送译码显示。

可见在电路设计时，只需将74LS273的数据输入端接个计数器的相应输出端，将74LS273的输出端接译码器的相应输入端，同时将锁存信号L接74LS273的时钟输入端即可。

4.5计数、锁存、译码显示电路的设计

这部分电路是频率计内作重要的电路部分，由计数器、锁存器、译码器、显示器和单稳态触发器组成。

其中计数器按十进制计数，由4个异步十进制计数器74ls90构成，一次从个位开始计数，向上位发出进位信号进而使高位开始计数。

计数输出如果电路中不接锁存器，则显示器上的显示数字就会随计数器的状态不停地变化，要使计数器停止计数时，显示器上的数字显示能稳定，就必须在计数器后接入锁存器。

锁存器的工作是受单稳态触发器控制的。

门控信号的下降沿使单稳态触发器1进入暂稳态，单稳1的上升沿作为锁存器的时钟脉冲。

为了使