三位二进制加法计数器无效态000001设计一个基于74138的组合电路设计一个140进制加法.docx
《三位二进制加法计数器无效态000001设计一个基于74138的组合电路设计一个140进制加法.docx》由会员分享，可在线阅读，更多相关《三位二进制加法计数器无效态000001设计一个基于74138的组合电路设计一个140进制加法.docx（9页珍藏版）》请在冰豆网上搜索。
三位二进制加法计数器无效态000001设计一个基于74138的组合电路设计一个140进制加法
1课程设计的目的与作用.1
2设计任务.1
3设计原理.2
3.1三位二进制加法计数器.2
3.2全加器.2
3.3用集成芯片设计一个140进制的加法器.2
4实验步骤3
4.1加法计数器.3
4.2全加器.6
4.3用集成芯片设计一个140进制的加法器.7
5仿真结果分析8
6设计总结9
7参考文献9
1课程设计的目的与作用
（1）了解同步计数器及序列信号发生器工作原理；
（2）掌握计数器电路的分析，设计方法及应用；
（3）掌握序列信号发生器的分析，设计方法及应用
2设计任务
2.1加法计数器
（1）设计一个循环型3位2进制加法计数器，其中无效状态为（000，001），组合电路选用与门和与非门等。
（2）根据自己的设计接线。
（3）检查无误后，测试其功能。
2.2全加器
（1）设计一个全加器，选用一片74LS138芯片设计电路。
（2）根据自己的设计接线。
（3）检查无误后，测试其功能。
2.3140进制的加法器
（1）设计一个140进制加法器并显示计数，选用两片74L163芯片设计电路。
（2）根据自己的设计接线。
（3）检查无误后，测试其功能。
3设计原理
3.1加法计数器
1.计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。
计数器按长度可分为：
二进制，十进制和任意进制计数器。
计数器不仅有加法计数器，也有减法计数器。
如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。
在同步计数器中，个触发器共用同一个时钟信号。
2.时序电路的分析过程：
根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。
3.CP是输入计数脉冲，所谓计数，就是记CP脉冲个数，每来一个CP脉冲，计数器就加一个1,随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP脉冲，计数器归零的同时给高位进位，即要给高位进位信号。
3.2全加器
1.74LS138有三个输入端：
A0,A1，A2和八个输出端Q0-Q7.3个使能输入端口分是
STB,STC,STA只有当STB=STC=,0STA=1时，译码器才能正常工作，否则译码器处于禁止状态，所有输出端为高电平。
2.全加器是用门电路实现两个二进制数相加并求出和的组合线路，称为全加器。
全加器可
以处理低位进位，并输出本位加法进位。
多个全加器进行级联可以得到多位全加器
3.3用集成芯片设计一个140进制的加法器
选取两片74LS163芯片设计140进制加法计数器。
74LS163具有以下功能：
A异步清零功能
当CR=0时，计数器清零。
在CR=0时，其他输入信号都不起作用，由时钟触发器的逻辑特性知道，其异步输入端信号是优先的，CR=0正是通过Rd复位计数器也即使异步清零的。
B同步并行置数功能
当CR=1、LD=0时，在CP上升沿操作下，并行输入数据d°~d3进入计数器，使
=d3d2d1d0。
C二进制同步加法计数功能
当CR=LD=1时，若CTt二CTp=1,则计数器对CP信号按照8421编码进行加法计数
D保持功能
当CR二LD=1时，若CTt・CTp=0,则计数器将保持原来状态不变。
对于进位信号有两
种情况，如果CTt=0,那么CO=0;若是CTt=1,则CO二Q3Q2Q1nQ0
4实验步骤
4.1加法计数器
1•根据要求有其状态图如下图所示
图1状态图
2.选择触发器，求时钟方程、输出方程、状态方程
A选择触发器
由于触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。
B求时钟方程
采用同步方案，故取
CP=CR二CP二CP（1.1）
CP是整个要设计的时序电路的输入时钟脉冲。
C求输出方程
确定约束项
由所给题目有无效状态为000,001其对应的最小项为Q2nQ：
Qn和Q2Q?
Qo是约束项。
由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号丫的卡诺
图，如图3所示。
QnQn
D求状态方程
可得到如图4所示各触发器的卡诺图
C2n-00011110
XXX
XXX
100
011
101
110
010
111
n+1n+1n+1.
图3次态C2QQ卡诺图
QnQn
n+1
（a）C2卡诺图
Q2n'qo011110
X
X
0
1
0
1
1
1
n+1
（b）
Q卡诺图
QnQn
n+1
（c）Q0卡诺图
图4各触发器的卡诺图
显然，由图5所示各触发器的卡诺图便可很容易的得到
0严=0巫+0反+0运^
（1.3）
3.求驱动方程
触发器的特性方程为
化简后可得驱动方程
厂J0=1
YJ^QO1
jJ2=Q0
Qn1=JQnKQn
Ko=1
n—
K19oQ；
心二q0q：
（1.4）
（1.5）
4.仿真电路图
5.检查电路能否自启动
将无效状态000、001式代入（1.2）（1.3）中进行计算，结果可见，所设计的时序电路能够自启动。
4.2全加器
1.写出标准与非表达式
s=ABCi/ABiOAROabc冷=mbm2mum7
G=ABC冷十ABG_1+ABjCc+ABC冷=口3口5口6口？
2.确认表达式A=BjAo=C~S=YYYYG=YYYY
3.仿真图
4.3用集成芯片设计一个140进制的加法器
1.74LS163的引脚功能
CP是输入计数脉冲，也就是加到各个触发器的时钟信号端的时钟脉冲；CR是清零端；LD
是置数控制端；CTp和CTt是两个计数器工作状态控制端；Do~D3是并行输入数据端；CO
是进位信号输出端；Qo~Q3是计数器状态输出端
输入"
输出"
CR^
CTP^
CP#
%
%
O5=1p
■"■^二
C6
Xq
X-p
I
e
（k
Op
2
Xj
t
盼
斗
d=f
d严
3
1P
2
k
卄
X
I
X
X
1P
k
Op
Xp
I
X
I
Xp
I
保持"
1P
2
Xp
（p
Xp
Xp
Xj
保持*
图774LS163状态表
2.选用芯片的二进制同步加法计数功能，256进制正好是两片74LS163全用，所以
CR=LD-1，CTt=CTp=1。
仿真图如下
图8140进制加法器仿真图
5仿真结果分析
实验结果可通过数字显示器的数字变化观察计数器的工作情况，容易验证电路是否正确。
1.三位二进制加法计数器，显示器的数字会按034567的顺序循环变化，证明001010为不存在的约束项，电路连接正确。
2.全加器，在这个设计实验中通过a，Bi，Ci—的变化，输出S、Ci相应的值，证明设计合理且电路连接正确。
3.集成芯片设计出的140位加法器，当一个显示器显示循环0123456789abcdef当循环到f时另一个显示器显示数即增加8,直至循环制c,计数器归零，证明设计合理，电路连接正确。
6设计总结
通过本次课程设计使我对同步计数器及74LS138芯片的工作原理有了更深的了解，同时掌
握计数器电路的分析，设计方法及应用和序列信号发生器的分析，设计方法及应用，基本能够独立设计出一般简单的电路
7参考文献
[1]余孟尝.数字电子技术基础简明教程.3版.北京：
高等教育出版社，2006.7
[2]张利萍.王向磊.数字电子技术实验.沈阳：
沈阳理工大学出版，2014.3
升级会员 