数字钟的设计与实现的格式.docx
《数字钟的设计与实现的格式.docx》由会员分享，可在线阅读，更多相关《数字钟的设计与实现的格式.docx（11页珍藏版）》请在冰豆网上搜索。
数字钟的设计与实现的格式
一.概述……………………………………………………1二.设计要求和任务………………………………………1三.设计原理及方框图……………………………………1
四.各部分电路的设计及实现……………………………2五.总体电路图设计………………………………………6六.安装与调试……………………………………………6七.主要实验器材…………………………………………8八.收获与体会……………………………………………9九.参考文献………………………………………………9
数字钟电路的设计
一、概述
数字钟已成为人们日常生活中不可少的必需品，给人们的生活，学习，工作带来极大的方便。
本文介绍的数字钟是一种利用数字电路来显示时、分、秒的装置，与传统的机械钟相比，它具有走时准确，性能稳定，显示直观，无机械传动装置等特点。
此外，本数字钟还具有整电报时、定时响闹功能。
二、设计要求和任务
1、设计的数字钟以数字形式显示时、分、秒的时间，小时计时为“12翻1”。
2、当电路出现走时误差时，电路具有校时功能。
要求手动快校时、快校分或
慢校时、慢校分。
3、要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。
4、要求电路具有定时响闹功能。
三、设计原理及方框图
数字钟实际上是一个对标准频率进行计数的计数电路，由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1kHZ时间信号必须做到准确稳定。
构成方框图如下：
图1
由图可见：
本数字钟电路主要由震荡器、分频器、校时电路、时分秒计数器、译码显示器及整点报时电路、定时控制电路构成。
它们的工作原理是：
由震荡器产生的高频脉冲信号作为数字钟的时间基准，再经过分频器输出标准“秒脉冲”送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用12进制计数器。
译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出来。
校时电路用来对时、分显示数字进行调整；整点报时电路则根据计时系统的输出状态产生一脉冲信号，然后去触发音频发生器实现报时；定时控制电路由指定时刻发出的信号，驱动音响电路。
四、各部分电路的设计及实现
1．震荡器电路
震荡器电路是数字钟的核心，主要用来产生时间标准信号，数字钟的精度，主要取决于时间标准信号的频率及稳定度。
一般来说，震荡器的频率越高，计时精度越高。
通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。
本设计方案采用的是集成电路定时器555与RC组成的多谐震荡器，如下图所示：
图2
接通电源后，电容C1被充电，Vc1上升，当Vc1上升到2/3Vcc时，触发器被复位，同时放电BJTT导通，此时Vo为低电平，电容C1通过R和T放电，使Vc1下降。
当Vc1下降到1/3Vcc时，触发器又被复位，Vo翻转为高电平，电容C1放电所需要的时间为：
t1=RC1ln2=0.7RC1
当C1放电结束是，T截止，Vcc将通过R1，R2向电容器C1冲电，Vcc由1/3Vcc上升到2/3Vcc所需要的时间为：
t2=（R1+R2C1ln2=0.7（R1+R2C1
当Vc上升到2/3Vcc是，触发器又发生翻转。
如此周而复始，在输出端就得到一个周期性的方波，其频率为：
f=1/（t1=t2=1.43/（R1+R2C1这里设震荡频率f=1KHz。
2．分频器的设计
由于震荡器输出的频率很高，所以需一定级数的分频电路。
本设计方案中的分频器主要功能有两个：
一是产生标准“秒”信号，二是提供整点报时电路所需要的1KHz的高音信号和500Hz的低音信号。
这里选用三片中规模集成电路计数器74LS90即可满足上述功能，因三片级联则可获得所需频率信号，即第一片的Q0输出频率为500Hz，第二片的Q3输出频率为10Hz，第三片的Q3输出频率为1Hz。
具体电路图见总图部分。
vo
3．计数器的设计
有了时间标准“秒”信号后，就可以根据设计要求设定时、分、秒计数器：
分和秒计数器都采用60进制计数器，计数规律均为00，01，02------58，59，00，01------，因此个位均选用十进制计数器74LS90，十位均选用十二分频计数器74LS92，再将它们级联则可组成60进制计数器。
十进制计数器是一个“12翻1”的特殊计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲，数字钟自动显示为01时00分00秒，实现日常生活规律，所以时个位选用一片四位二进制同步可逆计数器74LS191，十位选用双上升沿D触发器74LS74，再加上适当的与非门和异或门级联则可满足要求。
具体电路图见总图部分。
4．译码显示电路
译码和数码显示电路是将数字钟和计时状态直观清晰地放映出来，被人们的视觉器官所接受，它的任务就是将计数器输出的8421BCD码译成数码器显示所需要的高低电平。
这里所选用的译码器就是常用的BCD译码/驱动器74LS48，其中A1、A2、A3、A4与计数器的四个输出端按设计要求相连或接地，a、b、c、d、e、f、g则与七段数码显示器对应端相连。
具体电路图见总图部分。
5．校时电路
校时电路是在刚接通电源或钟表走时出现误差时进行时间校准，本电路只对分和秒进行校准。
校时电路要求各种校准必须互不影响，即在小时校正时不影响分和秒的正常计数；在分校正是不影响小时和秒的正常计数。
校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数，“慢校时”是手动产生单脉冲作为校时脉冲。
具体电路如下图所示：
其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可进行“快校时”。
如果校时脉冲由单次脉冲产生器提供，则可进行“慢校时”
图3
6．整点报时电路
整点报时电路的功能是要求每当数字钟计时到整点（或快到整点）时发出
音响，通常按照四声低音一声高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。
设四声低音（约500Hz）分别发生在59分51秒、53秒、55秒、57秒，最后一声高音（约1KHz）发生在59秒，它们的持续时间为1s。
由此可见，报时时分和秒个位计数器的状态是不变的为59分，秒十位计数器的状态为:
（QdQcQbQa）ds2=0101亦不变，只有秒个位计数器Qds1的状态可用来控制1KHz和500Hz的音频。
下表列出了秒计数器的状态：
由表可得：
当Q3S1=“0”时为500Hz输入音响；
当Q3S1=“1”时1KHz输入音响。
由此可设计如下电路图：
分十位
分个位
秒个位Q
图4
只有当分十位的Q2M2Q0M2=11,分个位的Q3M1Q0M1=11,秒十位的Q2S2Q0S2=11，秒个位的Q0S1=1时音响电路才能工作
7．定时控制电路
有时需要数字钟在规定的时刻发出信号并驱动音响电路进行“闹时”，这就
要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。
如要求上午7时59分发出闹时信号，持续时间为1分钟。
因为7时59分对应数字钟的时个位计数器的状态为（Q3Q2Q1Q0H1=0111，分十位计数器的状态为（Q3Q2Q1Q0M2=0101，分个位计数器的状态为（Q3Q2Q1Q0M1=1001。
若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。
所以闹时控制信号Z的表达式为：
式中，M为上午的信号输出，要求M=1。
如果用与非门实现上式所表示的逻辑功能，则可以将Z进行布尔代数变换，即
实现上式的逻辑电路如图所示，其中74LS20为4输入二与非门，74LS03为集电极开路（OC门）的四-2输入与非门。
M1
03M202H1012Q（QQ（QMQQ（QZ⋅⋅⋅=MQ（QQ（QQQ（QZM103M202H1012⋅⋅⋅=
图5
由图可见上午7点59分时,音响电路的晶体管导通,则扬声器发出1kHz的声音。
持续1分钟到8点整晶体管因输入端为“0”而截止,电路停闹。
五、总体电路图设计
根据设计原理方框图将各部分电路连接起来则构成了总体电路图，如下页图所示：
六、安装与调试
由数字钟系统的原理方框图按照信号的流向分级安装，逐级级联，级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时。
如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退耦滤波电容，通常用几十微法的大电容与0.01mF的小电容相并联。
经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。
七、主要实验器材
四-2输入与非门74LS004片；四-2输入与非门（OC）74LS032片；双四输入与非门74LS202片；BCD-七段显示译码器74LS486片；双上升沿D触发器74LS741片；十进制计数器74LS905片；十二分频计数器74LS922片；四位二进制可逆计数器74LS1911片；数码显示器BS2026个；集成电路定时器5551片。
计数显示及校时电路
分十位
分个位1kHz秒个位Q
整点报时电路
闹时电路
八、收获与体会
“电子技术课程设计”是电子技术课程的实践性教学环节，是对我学习电子技术的综合性训练。
我是专生本过来的学生,在我以前的学校我们根本就没有这样的课,所以我非常珍惜这次做课程设计的机会.
我做的是数字钟的设计，然而，要完成一个课题的设计要涉及到许多方面的知识。
通过上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰。
从而让我更深一步掌握了时序逻辑电路的功能，学会了做课程设计的一般步骤。
首先我制定出自己的设计方案，其次详细设计每一部分的电路，最后再根据原理方框图连接电路。
这不仅培养了我独立分析和解决实际问题的能力，同时也为以后的电路设计打好了基础。
在这次的设计中，让我认识到自己在学习理论知识中的不足。
在这次的设计中，让我认识到自己在学习理论知识中的不足。
特别是555定时器那块知识，我学的不太好，张宇华张老师教我们的数字电路，定时器那块知识，我学的不太好，张宇华张老师教我们的数字电路，他讲的很块知识我真后悔没下大功夫学。
所以在以后的学习中我会吸取这次的教训，好，我真后悔没下大功夫学。
所以在以后的学习中我会吸取这次的教训，认真对待每一个知识点,脚踏实地的去学习,多向老师和同学请教.对待每一个知识点,脚踏实地的去学习,多向老师和同学请教.在此次设计中我非常感谢钟老师,张老师及其它给予我帮助的老师,非常感谢钟老师,张老师及其它给予我帮助的老师,我的设计中一定存在很多不足之处，还望各位老师予以指正，提出修改的建议！
足之处，还望各位老师予以指正，提出修改的建议！
九、参考文献1、康华光.《数字电子技术基础》.北京:
高等教育出版社，20002、任为民.《电子技术基础课程设计》.北京:
中央广播电视大学出版社，19973、王子仪，殷广信编著.《电子技术》下册.北京:
电子工业出版社，19864、凌肇元编著.《集成电路应用实例集锦》.北京:
人民邮电出版社，1983
升级会员 