《电子技术基础数字部分》考研康华光版考研真题库.docx
《《电子技术基础数字部分》考研康华光版考研真题库.docx》由会员分享，可在线阅读，更多相关《《电子技术基础数字部分》考研康华光版考研真题库.docx（14页珍藏版）》请在冰豆网上搜索。
《电子技术基础数字部分》考研康华光版考研真题库
《电子技术基础数字部分》考研康华光版2021考研真题库
第一部分考研真题精选
一、填空题
1（10100011.11）2-（）10=（）8421BCDO［电子科技大学2009年研］
【答案】163.75；oooionooon.oinoioi查看答案
【解析】二进制转换为十进制时，按公式D二Ekx2求和即可，再由十进
制数的每位数对应写出8421BCD码。
2数（39.875）10的二进制数为（），十六进制数为（）。
［重庆大学2014
年研］
【答案】looni.in；27.E查看答案
【解析】将十进制数转化为二进制数时，整数部分除以2取余，小数部分乘以2取整，得到（39.875）io=（100111.111）2。
4位二进制数有16个状态,不够4位的，若为整数位则前补零,若为小数位则后补零，即（100111.111）2=
（00100111.1110）2=（27.E）i6o
3（10000111）8421BCD=（）2=（）8=（）10=（）16。
［山东
大学2014年研］
【答案】1010111;127;87;57查看答案
【解析】8421BCD码就是利用四个位元来储存一个十进制的数码。
所以可
先将8421BCD码转换成10进制再进行二进制，八进制和十六进制的转换。
（10000111）8421BCD=（87）10=（1010111）2
2进制转8进制，三位为一组，整数向前补0,因此（001010111）2=（127）so同理，2进制转16进制每4位为一组，（01010111）2=（57）i6o
4（2B）16=（）2=（）8=（）10=（）8421BCD。
［山东大学2015
年研］
【答案】00101011;53;43;010000U查看答案
【解析】4位二进制数有16个状态，因此可以将一位16进制数转化为4
位二进制数，得到（2B）i6=（00101011）2；八进制由0~7八个数码表示，可以将一组二进制数从右往左，3位二进制数分成一组，得至I」（00101011）2=（53）8；将每位二进制数与其权值相乘，然后再相加得到相应的十进制数，（00101011）2=（43）10;8421BCD码是一种二进制的数字编码形式，用二进制编码的十进制代码。
因此可以将每位二进制数转化为4位8421BCD码，（43）“二（01000011）
8421BCDO
5（20.16）10=（）2（要求误差不大于2-3）。
［北京邮电大学2016年研］
【答案】10100.001查看答案
【解析】将十进制数转化为二进制数时，整数部分除以2取余，小数部分乘以2取整；又因为题目要求误差不大于2-3,故小数点后保留三位即可，得到
（20.16）io=（10100.001）2O
6（35）10=（）2=（）8=（）16=（）8421BCD。
［山东大学2019
年研］
【答案】100011;43;23;00110101查看答案
【解析】先将十进制数转换为二进制数，然后分别根据每三位二进制数对应一位八进制数转换为八进制数和每四位二进制数对应一位十六进制数转换为十六进制数，不够三位或者四位的，若为整数位则前补零，若为小数位则后补零。
根据每一位十进制数对应4位8421码得至I」8421BCD码。
7二进制数（10110001）2转换为十六进制数为（林，转换为八进制数为（）
8。
［中国海洋大学2019年研］
【答案】B1;261查看答案
【解析】根据每三位二进制数对应一位八进制数转换为八进制数；每四位二进制数对应一位十六进制数转换为十六进制数，不够三位或者四位的，若为整数位则前补零，若为小数位则后补零。
8用最小项表示函数F（A,B,C）=Im（0,1,2,6）,则它的最大项表达式是
F二（）（注：
不要写简略形式）。
［北京邮电大学2015年研］
【答案】［qm（3,4,5,7）=（A+B'+C'）（A'+B+C）（A'+B+C）（A'+B'+C'）查看答案
【解析】根据最小项之和与最大项之积两种形式的关系，可得到最大项表
达式。
9逻辑函数式Y2=ABCD+ABCD+ABCD化简成最简与或式为（）。
［中国海
洋大学2019年研］
【答案】Y2-ABCD+ABC+ABDf+AfCD+BfCD
【解析】根据德摩根定律将逻辑函数式进行化简可得最终结果。
io以“r和〃o〃分别代表高低电平，试给出下图各电路的输出（图i-1-i中均
为TTL门电路）。
［山东大学2016年研］
匕二（）；丫2=（）；丫3=（）；丫产（）。
Vjh吩0—丫2
a^=£>-K
S10kC
图1-1-1
【答案】0;0;1;A查看答案
【解析】TTL电路输入端经电阻接低电平时，R<0.91k。
是输入端可视作逻
辑0,R>2.5kQ可视作逻辑1,若输入端悬空则可视作逻辑L所以根据以上分析可得：
Yi：
该门为或非门。
Yi=（1+0）'=0
丫2:
该门为非门。
丫2=
（1）'=0
丫3：
该门为与非门。
Y3=（A0）*=l
Y”该门为同或门。
丫4二（AOI）=A
11以"1"和"0"分别代表高、低电平，试给出下图各电路的输出（图1-1-2中
均为TTL门电路）。
［山东大学2015年研］
图1-1-2各TTL门电路
【答案】1;A，；A;0查看答案
【解析】TTL电路输入端经电阻接低电平时，R<0.91k。
输入端可视作逻辑0,R>2.5k。
可视作逻辑1,若输入端接3.5V电压时可视为逻辑L根据以上分析可得输出信号匕的为与非门,Yi=（A0）'=1输出信号丫2的为与非门丫2=（A1）'二A';输出信号丫3的为与门,Y3=（Al）=A;输出信号Y4的为或非门，丫4二（A+l），=0o
12以"1"和"0"分别代表高低电平，试给出下图各电路的输出（图1-1-3中均
为TTL门电路）。
［山东大学2014年研］
Yl=（）；丫2二（）；Y3=（）；Y4=（）。
图1-1-3
【答案】A，；0;A，；A查看答案
【解析】TTL电路输入端经电阻接低电平时,R<0.91k。
是输入端可视作逻
辑0,R>2.5k。
可视作逻辑1,若输入端悬空则可视作逻辑L所以根据以上分析可得：
Yi：
该门为或非门。
Yi=（A+0）'=A'
Y2：
该门同样为竭E门。
丫2=（A+1）'=0
丫3：
该门为与非门。
Y3=（A-D^A,
丫4：
该门为同或门。
Y4=（AOI）=A
13CMOS或^门输入端的处理方法是（）。
［山东大学2014年研］
【答案】通过限流电阻接地查看答案
【解析】CMOS竭E门的输入不允许悬空，因为悬空相当于高电平,输出端的输出电平将一直保持为。
，并可能产生由干扰引起的输出错误。
所以处理方法为通过限流电阻接地这样输入端为低电平不会影响竭E门的逻辑功能。
14负逻辑或门是正逻辑（）门。
［山东大学2014年研］
【答案】与查看答案
【解析】正逻辑：
高电平表示逻辑1，低电平表示逻辑0。
负逻辑：
用高电平表示逻辑0，低电平表示逻辑L所以负逻辑或门的真值表为：
表1-1-1负逻辑或门真值表
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
由上述真值表可看出负逻辑或门是正逻辑与门。
15要实现线与功能，应使用（）门。
［山东大学2015年研］
【答案】OC查看答案
【解析】OC门即为集电极开路门，可将多个集电极输出端并联在一起接上拉电阻至高电平，从而实现OC门的线与功能。
【答案】高电平输入电流很小，0.04mA左右，低电平输入电流在-1mA
左右；分为饱和区，放大区，截止区。
查看答案
17三态输出的CMOS门电路三态包括高电平、低电平、（）。
在一条总线上
分时复用多个器件可以用（）达到隔离和选通的目的。
［重庆大学2014年研］
【答案】高阻态；高阻态查看答案
【解析】下图1-1-4为三态与非门电路图，通过分析电路逻辑状态可得到
线上各设备之间的冲突，那些接在总线上的设备需要将输出信号设置为高阻态，相
当于总线断开，避免与总线上的其他设备发生冲突。
图1-1-4三态与非门电路图
18门电路的电压传输曲线反映（）的关系，噪声容限指（）。
［重庆大学
2014年研］
【答案】输出电压和输入电压；在保证输出高、低电平基本不变的条件下，所允许的最大噪声幅度查看答案
【解析】门电路电压传输曲线反映了输出端电压和输入端电压之间的关系；噪声容限是指在保证输出高、低电平基本不变的条件下，允许输入信号的高、低电平有一个波动范围,这个范围称为输入端的噪声容限。
19扇出系数是指（）。
四输入TTL与非门输入端均为低电平时，总输入电流为
单个输入端的低电平输入电流的（）倍。
［重庆大学2014年研］
【答案】能驱动同类门电路的数目；4查看答案
【解析】扇出系数是指能驱动同类门电路的数目；而四输入TTL门电路输入端总电流为每个输入端电流之和。
20CMOS电路的静态功能耗比TTL电路的静态功耗（）。
［中山大学2010年
研］
【答案】小查看答案
【解析】CMOS门电路在静态下无论输出高电平还是低电平，总有一个管子是截止的，电流极小，所以静态功耗很小。
21在数字门电路中，（）门可以用来传输连续变化的模拟信号。
［北京邮电大
学2016年研］
【答案】传输查看答案
【解析】CMOS传输门的一个重要用途是作模拟开关。
22CMOS与TTL逻辑门的性能特点不同，（）逻辑门的带载能力较强；（）
逻辑门的功耗很低。
［山东大学2017年研］
【答案】TTL;CMOS查看答案
【解析】TTL门电路的优点是带负载能力强，而功耗较大；CMOS门电路突出的优点之一是功耗低。
23在TTL型逻辑集成门电路中，输出高电平电压值应大于（），输出低电平电
压值应小于（）。
［山东大学2017年研］
【答案】2.4V;0.4V查看答案
【解析】根据噪声容限的定义与计算方法，典型TTL门电路中74系列的典型参数为Voh（min）=2.4V；Vol（max）=0.4Vo
24（）门电路是目前各种数字集成电路中工作速度最快的。
［山东大学2019年
研］
【答案】ECL查看答案
【解析】ECL门电路工作速度快的原因主要有：
①ECL门电路消除了由于
饱和导通而产生的电荷存储效应；②由于电路中电阻阻值取得很小，逻辑摆幅（高、
低电平之差）又低，从而有效地缩短了电路各节点电位的上升时间和下降时间。
25电路如图1-1-5所示，各图的逻辑函数表达式分别为（）、（）、（）。
［中国海洋大学2019年研］
图1-1-5
【答案】A1;1;AB查看答案
【解析】Fi为或非门，Fi=（A+0）'=A';F2为与非门,F2=（ABO）*
=1；F3为期E门，F3=（A+B+O）'=（A+B）'=A'B'。
26如图1-1-6所示电路为4选1数据选择器构成的组合电路，写出其输出端的最
简与或式F=（）。
［北京邮电大学2015年研］
AlY_
A04选1
升级会员 