自动换挡型数字频率计设计纯数字电路.docx
《自动换挡型数字频率计设计纯数字电路.docx》由会员分享,可在线阅读,更多相关《自动换挡型数字频率计设计纯数字电路.docx(26页珍藏版)》请在冰豆网上搜索。
自动换挡型数字频率计设计纯数字电路
电子技术课程设计
实验报告
题目:
自动换挡型数字频率计
专业:
级电子信息工程
姓名:
学号:
同组成员:
一、设计目的
二、设计目标
1、整体功能要求
2、系统结构要求
3、电气指标
三、方案比较
四、理论分析
1、基本原理
2、整体框图
五、单元电路设计和整体电路图
1、信号整形电路设计
2、时基电路设计
3、闸门电路设计
4、控制电路设计
5、小数点显示电路设计
6、整体电路图
六、电路仿真结果记录及分析
七、元器件列表
八、心得体会
自动换挡型1HZ~999KHZ数字频率计
一、设计目的
本次课程设计主要是配合《模拟电子技术》和《数字电子技术》理论课程而设置的一门实践性课程,起到巩固所学知识,加强综合能力,培养电路设计能力,提高实验技术,启发创新思想的效果。
二、设计目标
1、整体功能要求
频率计主要用于测量正弦波、矩形波等周期信号的频率值。
2、系统结构要求
数字频率计的整体结构要求如图所示。
图中被测信号为外部信号,送入测量电路进行处理、测量,自动换挡指的是超量程自动换高档,低量程自动换低档。
图1系统结构图
3、电气指标
(1)被测信号波形:
正弦波、矩形波。
(2)被测信号的频率范围:
1Hz~999KHz,共分为4个档位:
1Hz档位:
1Hz~999HZ
10Hz档位:
10Hz~9.99KHZ
100Hz档位:
100Hz~99.9KHZ
1000Hz档位:
1KHz~999KHZ
(3)测量精度:
用3位数码管显示测量数据,用3个发光二极管表示单位,分别对应3个高档位。
测量误差小于10%。
(4)具有自检功能,即用仪器内部的标准脉冲校准测量精度。
(5)具有自动换挡功能,即超量程能换高档,欠量程换低档。
三、方案比较
方案一:
1、采用555定时器构成多谐振荡器产生1000HZ的脉冲信号,然后在通过三个
十进制分频器产生100HZ、10HZ、1HZ的脉冲信号,用74LS151选择器选择闸门信号。
2、利用二输入端四与非施密特触发器74LS132作为控制电路产生清零、锁存、
计数信号来控制电路分别输入到计数器和锁存器的对应端口。
3、采用74LS160十进制计数器计数,送到译码器4511BD,4511BD不仅可以把
十进制译成对应的二进制,还具有锁存的功能,当计数器计数的时候数码管就不
会一直闪,等计数完成锁存的是最终结果。
4、显示器使用三个数码管,当测量的频率从999HZ升到1000HZ以后,个位数
就被四舍五入了,即产生了误差,而且量程越大误差也越大。
5、自动换挡选用74160N作为自动换挡的核心,A,B,C,D四个信号输入端全部接
地信号输入数字频率计后,从最低挡开始计数,换挡信号由计数部分的最高位所用的74160芯片的进位输出信号作为自动换挡部分74160芯片的CLK信号。
方案二:
1、采用晶体振荡器产生1000HZ的脉冲信号。
2、用三个JK触发器使闸门信号发生不同的延时再加上几个非门分别产生清零、
计数、锁存信号。
3、把锁存和译码分开,用74LS273做锁存器、7448N做译码器。
4、自动换挡部分仍然采用方案一的换挡方式。
方案三:
1、采用555定时器构成多谐振荡器产生1000HZ的脉冲信号,但是采用与方案一不同的占空比可调的多谐振荡器然后在通过三个十进制分频器产生100HZ、10HZ、1HZ的脉冲信号,用74LS151选择器选择闸门信号。
2、在设计自动换挡部分时,将计数电路和换挡电路一起考虑,设置闸门信号时,多一个信号专门用作换挡用。
同时,利用芯片74192的移位寄存功能,作超量程能换高档,欠量程换低档的核心部分。
3、把闸门信号输到74LS160的CLK端,把74160的输出端A、B输到74LS139的输入端,其输出就能产生计数、锁存、换挡、清零控制信号。
4、计数,锁存,显示,整形等部分与方案一一致。
方案选择:
我们选用的是方案三。
用555定时器这个芯片连接构成振荡器用的器
件比较少,连接简单,使用灵活、方便,而晶体振荡器由晶体外加许多电容、电
感、电阻组成,用的器件多而杂容易接错。
而两个555定时器构成的多谐振荡器
相比,考虑到数字频率计的实际应用的功能拓展,需要对其占空比有所考虑,因
而选用方案三的多谐振荡器。
控制部分也是,从设计思路方面讲,方案一和方案
二都是立足于“先计数再换挡”的习惯性想法,这无形中给自动换挡部分的实现
带来了麻烦,就是我们需要在各种各样的信号中选择信号或者信号的组合以实现
换挡功能。
而方案三则是在开始设计时就将计数和换挡放在一起统一考虑,这样
能直接给换挡带来方便。
译码器4511BD兼有锁存的功能,不仅减少了成本,而
且使得电路结构简单不少,而使用其他芯片时则是只能实现其中一种功能,需要
使用较多的芯片,而这些在实际情况里带来的问题是延时和散热问题。
四、理论分析
1、基本原理
数字频率计用于测量正弦信号、矩形信号等周期信号波形的频率,其概念是单位时间里的脉冲个数,如果用一个定时时间T控制一个闸门电路,时间T内闸门打开,让被测信号通过而进入计数译码,可得到被测信号的频率fx=
,若T=1秒,则fx=N。
(1)控制电路原理:
控制电路里面要产生计数清零信号和锁存控制信号,清零开始锁存开始,清零结束计数开始,计数结束锁存结束,控制电路还要包括自动换挡。
(2)计数显示电路原理:
在闸门电路导通的情况下,开始计数被测信号中有多少个上升沿。
在计数的时候数码管不显示数字。
当计数完成后,此时要使数码管显示计数完成后的数字。
(3)小数点显示原理:
当没有小数点亮时表示单位为HZ,有小数点亮的时候表示单位为KHZ,当数码管的小数点控制端口输入高电平时小数点自动点亮。
(4)自动换挡原理
首先先设定,在显示部分的三个显示屏上全部为非零的数,且计数最高位的芯片74160N的进位输出端没有进位时,认为此时的挡位是合适的挡位。
所以,超量程换高档的原理为:
计数最高位的芯片74160N的进位输出端有进位时,应该使当前的档位提高一个档位增大量程;而欠量程换低档的原理则是:
只要三个显示器的最高位没有显示数字或者说仅仅是显示0时即第二个计数器没有进位,应该使当前的档位降低一个档位减小量程。
2、整体框图
五、单元电路设计和整体电路图
1、信号整形电路设计
由于我们设计的是要在定时时间T内计算脉冲个数,而有些信号例如正弦信号、三角波信号就不满足要求,所以要将这些信号整形后产生同频率的方波信号才能进入闸门进行计数。
我们让信号经过运放放大,在经过一个有555定时器构成的施密特触发器就可以达到整形的效果。
图1-1信号整形电路
图1-2正弦波经信号整形电路后的方波
2、时基电路设计
它包括两个部分:
脉冲产生电路和分频电路
脉冲产生电路:
它是由555定时器和RC元件组成的振荡器,要求其产生1000Hz的脉冲.图中,
和
是定时电容C的充电电阻,
和R4是电容C的放电电阻。
当电源接通后放电段截至,
通过
、
和
对C充电,电路翻转时,放电导通,C通过
、
和
放电。
输出端输出矩形脉冲信号的周期为:
频率
为
脉冲产生电路图为
图2-1脉冲产生电路
分频电路:
主要由十进制计数器74LS160组成,因为振荡器产生的是1000Hz的脉冲,也就是其周期是0.001s,而时基信号要求为0.001s、0.01s、0.1s和1s。
脉冲信号经过一个74LS160后就被十分频了,我们用了三个74LS160,所以555产生的1kHz的信号经过三次分频后得到3个74LS160的输出信号频率分别为100Hz、10Hz和1Hz。
图2-2分频电路
3、控制信号产生电路
把闸门信号输到74LS160的CLK端,把74160的输出端A、B输到74LS139的输入端,其输出就能产生计数、锁存、换挡、清零控制信号。
4、闸门产生和换挡控制电路设计
我们是通过74LS153双4选一数据选择器来选择所要的脉冲信号即闸门信号,由74LS153接换挡电路的A,B来对脉冲信号的选择进行控制。
当BA输入00时74LS151输出的方波的频率是1Hz;当BA输入01时74LS151输出的方波的频率是10Hz;当BA输入10时74LS151输出的方波的频率是100Hz,当BA输入11时74LS151输出的方波的频率为1000HZ。
然后将74LS151输出的方波作用到控制信号产生电路的CLK端,将1Y0,1Y1,1Y2,1Y3输出的信号分别接到相应端口,完成控制功能。
同时,如同在换挡原理中所说,计数最高位的芯片74160N的进位输出端有进位时,应该使当前的档位提高一个档位;而只要三个显示器的最高位没有显示数字或者说仅仅是显示0时,应该使当前的档位降低一个档位。
按照一个控制周期内,计数,锁存,换挡,清零的顺序依次进行。
换挡的实现:
首先必须说明,换挡电路
(1)中的两个D触发器的应用:
当D触发器如下图一样的连接时,其输出信号会如此变化:
每一个控制周期开始时,前一个周期的清零信号使D触发器的输出端Q=0,
=1;之后,第1个脉冲信号输入时,Q和
都会有一个跳变,分别表现为:
Q输出端为向上的跳变,
为向下的跳变。
另外,换挡电路
(2)中的74192N的UP和DOWN的输入端是上升沿触发
(1)低档到高档:
此时计数最高位的芯片74160N的进位输出端有进位,计数中间位的芯片74160N的进位输出端一直有进位,这时,需要使换挡电路中的UP触发,而不能使DOWN触发,则决定了要使UP输入端接的是
输出的信号,因为
的输出信号在第1次进位脉冲输入时就已经完成了向下的跳变,而这不会使DOWN触发。
同时,在触发之后,一直为低电平,和经过非门的换挡信号进行与运算之后,仍然输出为低电平。
而与之相反,Q端输出的波形完成了向上跳变,在和同样经过非门的换挡信号与运算后,一定会有向上的跳变,可以使UP触发。
(2)高档换低档:
高位到低位时,计数最高位的芯片74160N和计数中间位的芯片74160N的进位输出端都没有进位,这时,不能使换挡电路中的UP触发,而要使DOWN触发。
当
的输出信号在没有进位脉冲输入时就保持高电平,但在和经过非门的换挡信号进行与运算之后,一定会有向上的跳变,可以使DOWN触发。
同时,Q的输出信号在没有进位脉冲输入时就保持低电平,和换挡信号进行与运算之后,仍然输出为低电平,没有跳变,UP没有触发。
同时需要对74192N中各个输入输出端进行说明:
(1)A,B,C,D四个输入端中,C,D两个输入端不用,接地即可,A,B两个输入端则是用预先选择档位,图中的A,B两个输入端接高电平,表示选择1000Hz的档位。
(2)QA,QB,QC,QD四个输出端中,QA,QB直接接到量程选择电路中数据选择器的A,B端,QC这样的连接是为了当QA,QB,QC输出的信号组合将为为001时,保持选择1000Hz档位时的结果。
(3)B0(或C0)中的输出信号表示,在QA,QB为00的组合时,不出现11的组合形式(74192N为一个16进制的可逆移位寄存器,所以,在出现低两位出现00组合时,继续减会出现11的组合)。
(a)信号选择电路
(b)闸门产生电路
(c)换挡电路
(1)
(d)换挡电路
(2)
图3-1信号选择电路和闸门产生电路
闸门产生电路产生的信号如下图所示,往下依次为计数器计数电路中的
PT端控制信号波形、CLR段清零信号波形、4511锁存端波形,波形CLR低电平的时候,计数器清零。
在一个控制周期内,计数之前对计数器进行了清零。
根据4511BD的功能表可以