计算机组成原理唐朔飞复习资料docx.docx

资源描述

计算机组成原理唐朔飞复习资料docx.docx

《计算机组成原理唐朔飞复习资料docx.docx》由会员分享，可在线阅读，更多相关《计算机组成原理唐朔飞复习资料docx.docx（48页珍藏版）》请在冰豆网上搜索。

计算机组成原理唐朔飞复习资料docx.docx

计算机组成原理唐朔飞复习资料docx

第1章计算机系统概论

1•什么是计笄机系统.计翼机硬件和计斃机软件？

硬件和软件哪个更巫要？

解：

计算机系统：

由计算机硕件系统和软件系统组成的综合体.

计篦机硬件：

拆计篦机中的电子线路和物理装胃，

计算机软件：

计算机运行•所需的程序及相关资料。

硬件和软件在计并机系统中相互依存•缺一不可.因此同样車要。

2.如何理解计订机的层次结构？

答：

计箕机皎件.系统软件和应用软件构成了计箕机系统的三个层次结构.

<1）便件系统是最内层的，它是整个计算机系统的基础和核心。

（2）系统软件在峽件之外，为用户提供一个慕本操作界而。

<3）应用软件在肢外层，为用户捉供解决具体问题的应用系统界面。

通常将硬件系统Z外的其余层称为虚拟机。

各层次Z间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。

3・说明高级涪言.汇編涪言和机器语言的差别及其联系。

答：

机器语言是计算机硬件能够直接识別的语飢汇编语言是机器语言的符号表示.高级语言是面向算法的语言。

高级语言编写的程序（源程序）处于最商层.必须翻译成汇编语盲.再山汇编程序汇编成机益语盲（目标程序）Z后才能被执行。

5.冯•诺依曼计兔机的特点是什么？

解：

冯•诺依曼讣算机的特点是：

•计算机山运算器、控制器、存储器、输入设备、输出设备五大部件组成；

•指令和数据以同同等地位存放于存储器内，并可以按地址访问；

•指令和数据均用二进制浚示；

•指令山操作码.地址码两大部分组成.操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置：

•指令在存储器中顺序存放•通常自动顺序取出执行：

•机器以运算器为中心（原始冯•诺依曼机）。

6.码出计算机硬件组成框图，说明各部件的作用及计篦机系统的主耍技术折标。

答：

计算机硕件组成框图如下：

各部件的作用如下：

控制器：

幣机的指挥中心，它使计绰机的各个部件自动协调工作。

运绰器：

对数据侑息进行处理的部件，用來进行算术运弊和逻输运算。

存储器：

存放程序和数据.足计算机实现••存储程序控制••的基础。

输入设备：

将人们熟总的信息形式转换成讣算机可以接受并识别的信息形式的设备。

输出设备：

将讣算机处理的结果（二进制倍息）转换成人类或其它设僖町以接收和识别的侶息形式的设备。

计算机系统的主婆技术指标有：

机器字长：

指CPU—次能处理的数据的位数。

通常与CPU的寄存器的位数有关，字长越长，数的表示范用I越大，枯度也越奇•机器字长也会彫响计算机的运并速度。

数抑:

通珞宽度：

数据总线一次能并行传送的数抑:

位数。

存储容城：

指能存储信息的竝大容城.通常以字节来衡最。

-般包倉主存容城和辅存容域”

运算速度：

通常用MIPS（每秒帀万条指令）、MFLOPS（毎秒百万次浮点运算）或CPI（执行…条指令所需的时钟周期数〉來術乩CPU执行时间是指CPU对特定程序的执行时间・

主频：

机器内部主时钟的运行频率，是衡章机器速度的垂翌参数。

吞吐量：

指流入.处理和流出系统的信息速率。

它主要取决于主存的存取周期。

响应时间：

计算机系统对特定車件的响应时间，如实时响应外部中斷的时间等。

7.解释下列概念：

主机、CPU、主存.存储单元、存储元件、存储皋元.存储元.存储字■存储字长、存储容iib机器字长.指令字长。

解:

P9-10

主机：

是计算机砍件的主体部分，由CPU和主存储器MM合成为主机。

CPU：

中央处理器，是计舁机便件的核心部件，由运舁器和控制器组成；（早期的运銀溜和控制器不在同一•芯片上，现在的CPU内除含冇运狂器和控制器外还集成了CACHE）-

主存：

计第机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体.各种逻悅部件及控制电路组成.存储单元：

可存放一个机器字并具有特定存储地址的存储单位。

存储元件：

存储一位二进制信息的物理元件，是存储器屮最小的存储单位，又叫存储基元或存储元，不能单独存取。

存储字：

一个存储单元所存二进制代码的逻辑单位。

存储字长：

一个存储单元所存储的二进制代码的总位数。

存储容厳：

存储器屮可存二进制代码的总（通常主.辅存容量分开描述儿

机器字长：

指CPU-次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。

指令字长：

机器描令中二进制代码的总位数。

&解释F列英文缩写的中文含义：

CPU.PC、IRxCU.ALU.ACCsMQ.X、MAR.MDR.I/O.MIPS.CPkFLOPS

解：

全面的回答应分英文全称、中文名、功能三部分.

CPU：

CentralProcessingUnit,中央处理机（器人足计算机硬件的核心部件，主耍由运算辭和控制器组成。

PC：

ProgramCounter,程序计数器，其功能是存放当前欲执行指令的地址，并可白动计数形成下一条描令地址。

IR：

InstructionRegister.指令寄存器.其功能是存放当前止在执行的指令。

CU：

ControlUnit.控制单元（部件）.为控制器的核心部件•其功能是产生微操作命令序列。

ALU：

ArithmeticUgicUnit,算术逻辑运算单元，为运算器的垓心部件，其功能绘进行算术、逻辑运第。

ACC：

Accumulator,巖加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。

MQ：

Mulliplicr-QuoticntRegister,乘商寄存器，乘法运算时存放乘数.除法时存放商的寄存器。

X：

此字母没有专折的缩写含义，可以用作任-•部件名，在此液示操作数寄存器.即运乳器中工作寄存器之一，用来存放操作数：

MAR：

MemoryAddressRegister.存储幣地址寄存器.在主存中死来存放欲访问的”储单元的地址。

MDR：

MemoryDataRegister,存储器数据缓冲奇存器，在主存中用來存放从某单元i^llh或要写入某存储单元的数据。

I/O：

Input/Outputequipment,输入/输出址备，为输入设条和输出设备的总称，用于计算机内部和外界信息的转换与传送。

MIPS：

MillionInstructionPerSecond,每秒执行百万条指令数，为计筛机运算速度指标的一种计址单位。

第3章系统总线

L什么是总线？

总线传输有何特点？

为了减轻总线负载，总线上的部件应具备什么特点？

答：

P41•总线是••种能由多个部件分时共享的公共信息传送线路。

总线传输的特点足：

某一时刻只允许有一个部件向总线发送信息.但多个沛件可以同时从总线上接收相同的信息・

为了减轻总线负我•总线上的部件应通过三态驱动缓冲电路与总线连通.

2.总线如何分类？

什么是系统总线？

系统总线又分为儿类，它们各有何作用，是单向的，还是双向的，它们与机器字长、存储字长、存储单.元有何关系？

答：

按照连接部件的不同，总线可以分为片内总线、系统总线和通信总线。

系统总线圧连接CPU、主存、I/O各部件之间的信总传输线，

系统总线按照传输信息不同乂分为地址线、数据线和控制线.抱址线足单向的，其权数越幺.寻址空间越大.即CPU能访问的存储单元的个数越多：

数据线是双向的•其根数与存储字长相同.是机器字长的幣数倍。

3•常用的总线结构有儿种？

不同的总线结构对计算机的性能有什么影响？

举例说明。

答:

略。

见P52-55.

4.为什么要役世总线判优控制？

常见的集中式总线控制有儿种？

各有何特点？

哪种方式响应时间谥快？

哪种方式对电路故障最敏感？

答：

总线判优控制解决名个部件同时小请总线时的使用权分配问题：

常见的集中式总线控制有三种：

链式査询.计数器定时査询、独立话求；

特点：

链式杳询方式连线简单.易于扩充.对电路故障最敏感：

计数器定时杳询方式优先级设总较灵活，对故障不緻感，连线及控制过程较芟杂；独立请求方式速度最快，但礎件器件用就大，连线聂，成本较髙.

5.解释下列概念：

总线宽度.总线带宽、总线复用、总线的主设备（或主模块）.总线的从设备（或从模块）、总线的传输周期和总线的通信控制。

答:

P46。

总线宽度：

通常指数据总线的根数：

总线带宽：

总线的数据传输率.指单位时间内总线上传輸数据的位数；

总线夏用：

指同一条信号线可以分时传输不同的倍号。

总线的主设备（主模块）：

権一次总线传输期间，拥仔总线控制权的汝备（模块）：

总线的从设备（从模块）：

指一次总线传输期间，配合主设备完成数抵传输的设备（模块），它只能被动接受主设备发來的命令：

总线的传输周期：

折总线完成一次完蔡而可靠的传输所需时间；

总线的通信控制：

指总线传送过程中双方的时间皿合方式.

6.试比较同步通信和异步通信。

答：

同步通信：

指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。

适合于速度差别不大的场合。

异步通信：

指没有统…时钟控制的通信.部件间采用应答方式进行联系.控制方式较同步复杂.灵活性高.当系统中齐部件工作速度差异较大时.有利于提高总线工作效率“

7.画图说明异步通信中请求与回答有哪儿种互锁关系？

答：

见P6】・62,图3.86c

&为什么说半同步通信同时保昭了同步通信和界步通信的待点？

答：

半同步通信既能像同步通信那样山统一时钟控制•又能像并步通信那样允许传输时间不-•致.因此工作效率介于两者之.间.

13•什么是总线的数据传输率•它与哪些冈素有关？

答：

总线数据传输率即总线带宽，指单•位时间内总线上传偷数据的位数，通常用每秒传输信息的字节数来衡戢。

它与总线宽度和总线爆率有关，总线宽度越宽，频率越快，数据传输率越高。

14.设总线的时钟频率为8MIIZ.—个总线周期等于一个时钟周期。

如果一个总线周期中并行传送16位数据.试问总线的常宽是多少？

解：

山于：

f=8MHz,T=l/f^l/8M秒.一个总线周期等于一个时钟周期

所以：

总线带宽-16/（1/8M）-128Mbps

15・在一个32位的总线系统中，总线的时钟频率为66M1IZ,假设总线最短传输用期为4个时钟用期，试计算总线的最大数据传输率。

若想提畐数据传输率，可采取什么措施？

解：

总线传输周期=4*1Z66M秒

总线的最大数弼传输率=32/（4/66、【尸528Mbps

若想捉高数据传输率.可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的时钟周期个数.

16・在异步串行传送系统中，字符格式为：

I个起始位、8个数据位、1个校验位.2个终止位。

若要求每秒传送120个字符，试求传送的波特率和

比特率。

解：

一帧包含：

1+8+1+2=12位

故波特率为：

（1+8+1+2）*120=1440bps

比特率为：

8*120=960bps

第4章存储器

1・解释槪念：

主存、辅存、Cache、RAM.SRAM.DRAM.ROM、PROM.EPROM.EEPROM.CDROM.FlashMemory♦答：

主存：

主存储器.用于存放正在执行的程序和数据。

CPU可以直接进行随机读写.访问速度较鬲。

辅存：

辅助存储器•用于存放当前暂不执行的程序和数据，以及一些需要水久保存的信息.

Cache：

扁速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问題。

RAM：

半导体莎机存取存储器，主要川作计算机中的主存。

SRA'L挣态半导体随机存MZ存储2罷

DRAM：

动态滥导体随机存取存储器。

ROM：

掩膜式半导体只读存储器"由芯片制造商在制造时写入内容，以后只能读出而不能写入"

PROM：

可编程只读存储器，山用户根据需耍确定写入内容，只能写入一次。

EPROM：

紫外线擦写可编程只读存储器。

需要修改内容时，现将其金部内容擦除，然后再编穆。

擦除依靠紫外线使浮动栅极1：

的电荷泄蠲而实现。

EEPROM：

电擦写可编程只读存储幣。

CDROM：

只读型光盘.

FlashMemory：

闪速存储黯。

或称快擦型存储器。

2•计算机中哪些部件可以用于存储信息?

按速度、容量和价格/位排序说明。

答：

计算机中奇存器.Cache、主存.硕盘可以用于存储信息。

按速度山高至低排序为：

寄存器.Cache.主存.便盘；

按容就山小至大排将为：

奇存器、Cache.主存、硬盘：

按价格/位由高至低排序为：

寄存器、Cache.主存、硬盘。

3・存储器的层次结构主要体现在什么地方？

为什么要分这些层次？

计算机如何管理这些层次？

答：

存储器的层次结构主耍体现在Cache主存和主存•辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用.即从整体运行的效果分析.CPU访存速度加快.接近于Cache的速度.而寻址空间和位价却接近于主存。

主存•辅存层次在存储系统中主耍屈扩容作用，即从程序员的侑度看，他所便用的存储黯其容呆和位价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作川，从整个存储系统来看，就达到了速度快、容蚩大.位价低的优化效来。

主存与CACHEZ问的信息调度功能全部由硕件口动完成。

而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器.程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻旅地址空间〉编程.当程丿宇运行时.再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。

冈此，这两个层次上的调度或转换辣作对于程序员來说都是透明的。

4.说明存取周期和存取时间的区别。

解：

存取周期和存取时间的主要区别是：

存取时间仅为完成一次操作的时间.而存取周期不仅包含操作时间.还包含操作后线路的恢复时间。

BD：

存取周期=存取时间+恢复时间

5•什么绘存储器的带宽？

若存储器的数据总线宽度为32位，存取周期为200ns•则存储器的带宽是多少？

解：

存储器的带宽指单位时间内从存储器进出信息的最大数呆。

存储器带宽=l/200nsx32位=160M他秒=20MB/秒=5M字/秒

注童：

字长32位,不是16位。

（注：

lns=10%）

6•某机字长为32位.其存储容G是64KB.按字编址它的寻址范囤是多少？

若主存以字节编址.试训出主存字地址和字节地址的分配情况&解：

存储容蔽是64KB时，按字节編址的寻址范朗就是64K.

如按字编址•其寻址范围为:

64K/（32/8>=16K

主存字地址和字节地址的分配情况：

如图

7.一个容呆为I6KX32位的存储器，其地址线和数据线的总和足命少？

当选用下列不同规格的存储芯片时，各需耍名少片？

1K%4位，208位，4Kx4位，16KH位，408位，808位解：

地址线和数据线的总和=14+32=46根;

选择不同的芯片时•各襦要的片数为:

104：

（16Kx32）/（1Kx4）=16x8=128片

2。

8：

（16032）}（2KxS）=8x4=32片

4K%4：

<16Kx32）/（404〉=48=32片

16Kxl：

（16Kx32）/（1601）=1x32=32片

4Kx8：

（16Kx32）/（4Kx8）=4^4=16片

808：

<16Kx32）/（808〉-2x4-8片

9•什么叫刷新？

为什么耍刷新？

说明刷新有儿种方法。

解：

剧新：

对DRAM定期进行的全部蛋写过程：

刷新原t*h因电容池漏而引起的DRAM侨存信息的衰减需耍及时补充.因此安排了定期刷新操作:

常用的斛新方法有三种：

集中式.分散式.异步式。

集中式:

在最大剧新间隔时间内,集中安排一段时间进行剧新,存在CPU访存死时间。

分散式：

在毎个读/写周期之后插入一个刷新周期，无CPU访存死时何。

异步式：

是集中式和分敞式的折衷。

10・半导体存储器芯片的译码驱动方式有儿种？

解：

半导体存储器若片的译玛必动方式冇两种：

线选法朽匝介法。

线选法：

地址译码信号只选中同一个字的所有位，结构简单，费器材；

巫合法：

地址分行、列两部分译码，行.列译硏线的交叉点即为所选单元。

这种方法通过行.列译码信号的畫合来选址，也称矩阵译码。

可大大节省器材用址，是最常用的译码驱动方式。

11.一个8KX8位的动态RAM片.其内部结构排列成256x256形式.存取周期为O.lps。

试问采用集中刷新.分散刷新和异步刷新-：

种方式的刷新间隔并为多少？

解：

采用分散尉新方式剧新间隔为:

2ms,具中刷新死时间为：

256x0.Ips25.6gs

釆用分散剧新方式剧新间隔为：

256x（O.lps+xo.l^s）=5I・2ps

采川异步剧新方式刷新间隔为:

2ms

12.価出川1024x4位的存储芯片组成一个容址为64Kx8位的存储器逻辑框图。

要求将64K分成4个页而，每个页而分16组，指出共需多少片存储

芯片。

解：

设采用SRAM芯片，则：

总片数=（6408位）/（1024x4位）=642=128片

题意分析：

木題设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。

首先应确定各级的容蚩:

页面容址=总容駅/页面数=6408/4=1608位.4片1608字串联成6408位

组容量=页面容量/组数=1608位/16=108位，16片108位字串联成1608位

组内片数■组容笊/片容就■108位/1Kx4位・2片.两片104位芯片位并联成108位

存储器逻辑框图:

（略）。

13.设有一个64Kxg位的RAM芯片，试问该芯片共有务少个基本单元电路（简称存储基元）？

欲役计一种具有上述同样影存储基元的芯片，要求

对芯片字长的选择应满足地址线和数据线的总和为放小，试确定这种芯片的地址线和数据线，并说明有几种解答.

解：

存储基元总数=6408位=512K位=2旧位：

思路：

如耍满足地址线和数据线总和最小，应尽就把存储元安排在字向，因为地址位数和字数成2的幣的关系，可较好地压缩线数。

设地址线根数为新数据线根数为b,则片容量为:

2Jxb=219：

b=219-；

若a=19.b=1.总和=19+1=20：

a=18.b=2,总和=18+2=20：

a-17.b・4,总和■17M-21；

a=16,b=8.总和=16+8=24：

由上可看出：

芯片字数越少，芯片字长越长，引脚数越名。

芯片字数减1、芯片位数均按2的菲变化。

结论：

如果满足地址线和数抵线的总和为最小.这种芯片的引脚分配方案冇供种：

地址线=19根•数据线=1根；或地址线=18根.数抵线・2根.

14.某8位微型机地址硏为】8位，若便用4KM位的RAM芯片组成模块板结构的存储辭，试问：

（1）该机所允许的最大主存空间是多少？

（2）若每个模块板为32K>8位，共需儿个模块板？

（3）每个慎块板内共有几片RAM片？

<4）共有多少片RAM?

<5）CPU如何选择各模块板？

解：

（1）该机所允许的最大主存空间是：

2叫8位=25608位=256KB

（2）模块板总数=256Kx8/32Kx8=8块

（3）板内片数=3208位/4Kx4位=8x2=16片

（4）总片数・16片*8■128片

（5）CPU通过最岗3位地址译码输出选择模板，次斋3位地址译码输出选择芯片。

地址格式分配如下：

模扳号（M4>

芯片毋（3k>

片内地hL

15.设CPU共有16根地址线.8根数据线，并川MREQ（低电平有效〉作访存控制信号，R/W作读写命令信号（髙电平为读，低电平为写九现有下列存储芯片：

ROM（208位,404位,808位）,RAM（104位，2OX位，408位），及74138译码器和其他门电路（门电路自定九试从上述规格中选用合适芯片，iffli出CPU和存储芯片的连接图。

要求：

（1）城小4K地址为系统程序区.409676383地址范围为用户程序区。

<2）指出选用的存储芯片类型及数量。

（3）详细画出片选逻辑“

解:

（1）地址空间分配图：

系统程序区（ROM共4KBhOOOOH-OFFFH

用户程庁区（RAM共12KB）：

1000H-3FFFH

（2）选片:

ROM：

选择4KM位芯片2片.位并联

RAM：

选择438位芯片3片,字串联（RAMI地址范围为:

1000H-1FFFHWRAM2地址范围为2000H-2FFFH,RAM3地址范围

为:

3OOOH・3FFFH）

（3）各芯片二进制地址分配如下:

A15

A14

A13

A12

All

A10

ROM1,2

（）

RAMI

仆

RAM2

RAM3

CPU和存储器连接逻針图及片选逻辑如卜图（3）所示:

图（3）

16.CPU假设同上题.现有8片808位的RAM芯片与CPU相连.试回答:

⑴用74138译码器画出CPU与存緒芯片的连接图:

<2）写出每片RAM的地址范|札

（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。

<4）很拯

（1）的连接图.若出现地址线八13与CPU断线.并搭接到窩电平上.将出现什么后果？

解:

（1>CPU与存储器芯片连接逻辑图：

（2）地址空间分配图：

RAMO：

OOOOH——1FFFH

RAMI：

2000H——3FFFH

RAM2：

4（H）OI1——5FFFII

RAM3：

6000H——7FFFH

RAM4：

8000H——9FFFII

RAM5：

A000H——BFEKH

RAM6：

COOOI1——DFFFH

RAM7：

E000II——FFFFII

（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片（RAM5）都有与其和同的数据，则根本的故障顶因为：

该存储芯片的片选输入端很可能总足处于低电平。

假设芯片与译码器木身都是好的.可能的情况有^

1）该片的CS端与WE端错连或短路：

2）该片的CS端与CPU的MREQ端锚连或短路；

3）该片的&§端与地线错连或短路。

（4）如果地址线A13与CPU断线，并搭接到岛电平上，将会出现A13恒为叩、的情况。

此时存储器只能寻址A13=l的地址空间（奇数片），A13=0

的另一半地址空间（偶数片）将永远访问不到.若对A13-0的地址空间（偶数片）进行访河，只能错谋地访问到A

展开阅读全文