电子工程师基础面试题模拟电子部分.docx

电子工程师基础面试题模拟电子部分.docx

《电子工程师基础面试题模拟电子部分.docx》由会员分享，可在线阅读，更多相关《电子工程师基础面试题模拟电子部分.docx（12页珍藏版）》请在冰豆网上搜索。

电子工程师基础面试题模拟电子部分

1，TTL电平：

输出高电平>2.4V,输出低电平<0.4V。

在室温下，一般输出高电平是3.5V，输出低电平是0.2V。

最小输入高电平和低电平：

输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

2，CMOS电平：

1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。

而且具有很宽的噪声容限。

3，电平转换电路：

因为TTL和COMS的高低电平的值不一样（ttl5v<＝＝>cmos3.3v），所以互相连接时需要电平的转换：

就是用两个电阻对电平分压，没有什么高深的东西。

哈哈

4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。

否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。

5，TTL和COMS电路比较：

1）TTL电路是电流控制器件，而coms电路是电压控制器件。

2）TTL电路的速度快，传输延迟时间短（5-10ns），但是功耗大。

COMS电路的速度慢，传输延迟时间长（25-50ns）,但功耗低。

COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。

3）COMS电路的锁定效应：

COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。

这种效应就是锁定效应。

当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。

防御措施：

1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。

2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。

3）在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。

4）当系统由几个电源分别供电时，开关要按下列顺序：

开启时，先开启COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。

6，COMS电路的使用注意事项

1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。

所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。

2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。

3）当接长信号传输线时，在COMS电路端接匹配电阻。

4）当输入端接大电容时，应该在输入端和电容间接保护电阻。

电阻值为R=V0/1mA.V0是外界电容上的电压。

5）COMS的输入电流超过1mA，就有可能烧坏COMS。

7，TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：

1）悬空时相当于输入端接高电平。

因为这时可以看作是输入端接一个无穷大的电阻。

2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。

因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。

这个一定要注意。

COMS门电路就不用考虑这些了。

8，TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。

OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？

那是因为当三机管截止的时候，它的基极电流约等于0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的0，而是约0。

而这个就是漏电流。

开漏输出：

OC门的输出就是开漏输出；OD门的输出也是开漏输出。

它可以吸收很大的电流，但是不能向外输出的电流。

所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。

OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。

9，什么叫做图腾柱，它与开漏电路有什么区别？

TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门。

因为TTL就是一个三级关，图腾柱也就是两个三级管推挽相连。

所以推挽就是图腾。

一般图腾式输出，高电平400UA，低电平8MA

评论

（2）   阅读（103）

面试试题

面试题1

a） 什么是Setup 和Holdup时间？

   建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。

b） 什么是竞争与冒险现象？

怎样判断？

如何消除？

   信号在FPGA器件内部通过连线和逻辑单元时，都有一定的延时。

延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。

信号的高低电平转换也需要一定的过渡时间。

由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。

如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在"冒险"。

用D触发器，格雷码计数器，同步电路等优秀的设计方案可以消除。

c） 请画出用D触发器实现2倍分频的逻辑电路？

   就是把D触发器的输出端加非门接到D端。

d） 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？

   将几个OC门结构与非门输出并联，当每个OC门输出为高电平时，总输出才为高，这种连接方式称为线与。

e） 什么是同步逻辑和异步逻辑？

   整个设计中只有一个全局时钟成为同步逻辑。

   多时钟系统逻辑设计成为异步逻辑。

f） 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。

    是不是结构图？

g） 你知道那些常用逻辑电平？

TTL与COMS电平可以直接互连吗？

    TTL,cmos，不能直连

    LVDS:

LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。

    ECL：

（EmitterCoupled Logic）即射极耦合逻辑，是带有射随输出结构的典型输入输出接口电路

    CML:

 CML电平是所有高速数据接口中最简单的一种。

其输入和输出是匹配好的，减少了外围器件，适合于更高频段工作。

评论（0）   阅读（126）

逻辑电平

逻辑电平

逻辑电平简介

逻辑电平有：

TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVDS、GTL、BTL、ETL、GTLP；RS232、RS422、RS485等。

图1－1：

常用逻辑系列器件

TTL：

Transistor-TransistorLogic

CMOS：

ComplementaryMetalOxideSemicondutor

LVTTL：

LowVoltageTTL

LVCMOS：

LowVoltageCMOS

ECL：

EmitterCoupledLogic，

PECL：

Pseudo/PositiveEmitterCoupledLogic

LVDS：

LowVoltageDifferentialSignaling

GTL：

GunningTransceiverLogic

BTL：

BackplaneTransceiverLogic

ETL：

enhancedtransceiverlogic

GTLP：

GunningTransceiverLogicPlus

TI的逻辑器件系列有：

74、74HC、74AC、74LVC、74LVT等

S-SchottkyLogic

LS-Low-PowerSchottkyLogic

CD4000-CMOSLogic4000

AS-AdvancedSchottkyLogic

74F-FastLogic

ALS-AdvancedLow-PowerSchottkyLogic

HC/HCT-High-SpeedCMOSLogic

BCT-BiCMOSTechnology

AC/ACT-AdvancedCMOSLogic

FCT-FastCMOSTechnology

ABT-AdvancedBiCMOSTechnology

LVT-Low-VoltageBiCMOSTechnology

LVC-LowVoltageCMOSTechnology

LV-Low-Voltage

CBT-CrossbarTechnology

ALVC-AdvancedLow-VoltageCMOSTechnology

AHC/AHCT-AdvancedHigh-SpeedCMOS

CBTLV-Low-VoltageCrossbarTechnology

ALVT-AdvancedLow-VoltageBiCMOSTechnology

AVC-AdvancedVery-Low-VoltageCMOSLogic

TTL器件和CMOS器件的逻辑电平

：

逻辑电平的一些概念

要了解逻辑电平的内容，首先要知道以下几个概念的含义：

1：

输入高电平（Vih）：

保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。

2：

输入低电平（Vil）：

保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。

3：

输出高电平（Voh）：

保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。

4：

输出低电平（Vol）：

保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。

5：

阀值电平（Vt）：

数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。

它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平>Vih，输入低电平

对于一般的逻辑电平，以上参数的关系如下：

Voh>Vih>Vt>Vil>Vol。

6：

Ioh：

逻辑门输出为高电平时的负载电流（为拉电流）。

7：

Iol：

逻辑门输出为低电平时的负载电流（为灌电流）。

8：

Iih：

逻辑门输入为高电平时的电流（为灌电流）。

9：

Iil：

逻辑门输入为低电平时的电流（为拉电流）。

门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。

开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。

对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：

（1）：

RL<（VCC－Voh）/（n*Ioh＋m*Iih）

（2）：

RL>（VCC－Vol）/（Iol＋m*Iil）

其中n：

线与的开路门数；m：

被驱动的输入端数。

：

常用的逻辑电平

·逻辑电平：

有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。

·其中TTL和CMOS的逻辑电平按典型电压可分为四类：

5V系列（5VTTL和5VCMOS）、3.3V系列，2.5V系列和1.8V系列。

·5VTTL和5VCMOS逻辑电平是通用的逻辑电平。

·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。

·低电压的逻辑电平还有2.5V和1.8V两种。

·ECL/PECL和LVDS是差分输入输出。

·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。

TTL和CMOS的逻辑电平关系

图2－1：

TTL和CMOS的逻辑电平图

上图为5VTTL逻辑电平、5VCMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。

5VTTL逻辑电平和5VCMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。

另外5VCMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0.1V，Vil≤0.3Vcc；噪声容限较TTL电平高。

JEDEC组织在定义3.3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。

LVTTL逻辑电平标准的输入输出电平与5VTTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。

LVTTL逻辑电平定义的工作电压范围是3.0－3.6V。

LVCMOS逻辑电平标准是从5VCMOS逻辑电平关注移植过来的，所以它的Vih、Vil和Voh、Vol与工作电压有关，其值如上图所示。

LVCMOS逻辑电平定义的工作电压范围是2.7－3.6V。

5V的CMOS逻辑器件工作于3.3V时，其输入输出逻辑电平即为LVCMOS逻辑电平，它的Vih大约为0.7×VCC＝2.31V左右，由于此电平与LVTTL的Voh（2.4V）之间的电压差太小，使逻辑器件工作不稳定性增加，所以一般不推荐使用5VCMOS器件工作于3.3V电压的工作方式。

由于相同的原因，使用LVCMOS输入电平参数的3.3V逻辑器件也很少。

JEDEC组织为了加强在3.3V上各种逻辑器件的互连和3.3V与5V逻辑器件的互连，在参考LVCMOS和LVTTL逻辑电平标准的基础上，又定义了一种标准，其名称即为3.3V逻辑电平标准，其参数如下：

图2－2：

低电压逻辑电平标准

从上图可以看出，3.3V逻辑电平标准的参数其实和LVTTL逻辑电平标准的参数差别不大，只是它定义的Vol可以很低（0.2V），另外，它还定义了其Voh最高可以到VCC-0.2V，所以3.3V逻辑电平标准可以包容LVCMOS的输出电平。

在实际使用当中，对LVTTL标准和3.3V逻辑电平标准并不太区分，某些地方用LVTTL电平标准来替代3.3V逻辑电平标准，一般是可以的。

JEDEC组织还定义了2.5V逻辑电平标准，如上图所示。

另外，还有一种2.5VCMOS逻辑电平标准，它与上图的2.5V逻辑电平标准差别不大，可兼容。

低电压的逻辑电平还有1.8V、1.5V、1.2V的逻辑电平。

、TTL和CMOS逻辑器件

逻辑器件的分类方法有很多，下面以逻辑器件的功能、工艺特点和逻辑电平等方法来进行简单描述。

：

TTL和CMOS器件的功能分类

按功能进行划分，逻辑器件可以大概分为以下几类：

门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、背板驱动器等。

1：

门电路和反相器

逻辑门主要有与门74X08、与非门74X00、或门74X32、或非门74X02、异或门74X86、反相器74X04等。

2：

选择器

选择器主要有2-1、4-1、8-1选择器74X157、74X153、74X151等。

3：

编/译码器

编/译码器主要有2/4、3/8和4/16译码器74X139、74X138、74X154等。

4：

计数器

计数器主要有同步计数器74X161和异步计数器74X393等。

5：

寄存器

寄存器主要有串-并移位寄存器74X164和并-串寄存器74X165等。

6：

触发器

触发器主要有J-K触发器、带三态的D触发器74X374、不带三态的D触发器74X74、施密特触发器等。

7：

锁存器

锁存器主要有D型锁存器74X373、寻址锁存器74X259等。

8：

缓冲驱动器

缓冲驱动器主要有带反向的缓冲驱动器74X240和不带反向的缓冲驱动器74X244等。

9：

收发器

收发器主要有寄存器收发器74X543、通用收发器74X245、总线收发器等。

10：

总线开关

总线开关主要包括总线交换和通用总线器件等。

11：

背板驱动器

背板驱动器主要包括TTL或LVTTL电平与GTL/GTL+（GTLP）或BTL之间的电平转换器件。

：

TTL和CMOS逻辑器件的工艺分类特点

按工艺特点进行划分，逻辑器件可以分为Bipolar、CMOS、BiCMOS等工艺，其中包括器件系列有：

Bipolar（双极）工艺的器件有：

TTL、S、LS、AS、F、ALS。

CMOS工艺的器件有：

HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AHCT、CBTLV、AVC、GTLP。

BiCMOS工艺的器件有：

BCT、ABT、LVT、ALVT。

：

TTL和CMOS逻辑器件的电平分类特点

TTL和CMOS的电平主要有以下几种：

5VTTL、5VCMOS（Vih≥0.7*Vcc，Vil≤0.3*Vcc）、3.3V电平、2.5V电平等。

5V的逻辑器件

5V器件包含TTL、S、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、ABT等系列器件

3.3V及以下的逻辑器件

包含LV的和V系列及AHC和AC系列，主要有LV、AHC、AC、ALB、LVC、ALVC、LVT等系列器件。

具体情况可以参考下图：

图3－1：

TI公司的逻辑器件示例图

：

包含特殊功能的逻辑器件

A．总线保持功能（Bushold）

由内部反馈电路保持输入端最后的确定状态，防止因输入端浮空的不确定而导致器件振荡自激损坏；输入端无需外接上拉或下拉电阻，节省PCB空间，降低了器件成本开销和功耗，见图6－3。

ABT、LVT、ALVC、ALVCH、ALVTH、LVC、GTL系列器件有此功能。

命名特征为附加了“H”如：

74ABTH16244。

图3－2：

总线保持功能图图3－3：

串行阻尼电阻图

B．串联阻尼电阻（seriesdampingresistors）

输出端加入串联阻尼电阻可以限流，有助于降低信号上冲/下冲噪声，消除线路振铃，改善信号质量。

如图6－4所示。

具有此特征的ABT、LVC、LVT、ALVC系列器件在命名中加入了“2”或“R”以示区别，如ABT162245，ALVCHR162245。

对于单向驱动器件，串联电阻加在其输出端，命名如SN74LVC2244；对于双向的收发器件，串联电阻加在两边的输出端，命名如SN74LVCR2245。

C．上电/掉电三态（PU3S，Powerup/powerdown3-state）

即热拔插性能。

上电/掉电时器件输出端为三态，Vcc阀值为2.1V；应用于热拔插器件/板卡产品，确保拔插状态时输出数据的完整性。

多数ABT、LVC、LVT、LVTH系列器件有此特征。

D．ABT器件（AdvancedBiCMOSTechnology）

结合了CMOS器件（如HC/HCT、LV/LVC、ALVC、AHC/AHCT）的高输入阻抗特性和双极性器件（Bipolar，如TTL、LS、AS、ALS）输出驱动能力强的特点。

包括ABT、LVT、ALVT等系列器件，应用于低电压，低静态功耗环境。

E．Vcc/GND对称分布

16位Widebus器件的重要特征，对称配置引脚，有利于改善噪声性能。

AHC/AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB系列16位Widebus器件有此特征。

F．分离轨器件（Split-rail）

即双电源器件，具有两种电源输入引脚VccA和VccB，可分别接5V或3.3V电源电压。

如ALVC164245、LVC4245等，命名特征为附加了“4”。

逻辑器件的使用指南

1：

多余不用输入管脚的处理

在多数情况下，集成电路芯片的管脚不会全部被使用。

例如74ABT16244系列器件最多可以使用16路I/O管脚，但实际上通常不会全部使用，这样就会存在悬空端子。

所有数字逻辑器件的无用端子必须连接到一个高电平或低电平，以防止电流漂移（具有总线保持功能的器件无需处理不用输入管脚）。

究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。

244、16244经测试在接高电平时静态功耗较小，而接地时静态功耗较大，故建议其无用端子处理以通过电阻接电源为好，电阻值推荐为1～10K。

2：

选择板内驱动器件的驱动能力，速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足设计要求，同时有一定的余量的器件，这样可以减少信号过冲，改善信号质量。

并且在设计时必须考虑信号匹配。

3：

在对驱动能力和速度要求较高的场合，如高速总线型信号线，可使用ABT、LVT系列。

板间接口选择ABT16244/245或LVTH16244/245，并在母板两端匹配，在不影响速度的条件下与母板接口尽量串阻，以抑制过冲、保护器件，典型电阻值为10-200Ω左右，另外，也可以使用并接二级管来进行处理，效果也不错，如1N4148等（抗冲击较好）。

4：

在总线达到产生传输线效应的长度后，应考虑对传输线进行匹配，一般采用的方式有始端匹配、终端匹配等。

始端匹配是在芯片的输出端串接电阻，目的是防止信号畸变和地弹反射，特别当总线要透过接插件时，尤其须做始端匹配。

内部带串联阻尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行调整，在多数场合对于改善信号质量收效不大，故此不建议推荐使用。

始端匹配推荐电阻值为10～51Ω，在实际使用中可根据IBIS模型模拟仿真确定其具体值。

由于终端匹配网络加重了总线负载，所以不应该因为匹配而使Buffer的实际驱动电流大于驱动器件所能提供的最大Source、Sink电流值。

应选择正确的终端匹配网络，使总线即使在没有任何驱动源时，其线电压仍能保持在稳定的高电平。

5：

要注意高速驱动器件的电源滤波。

如ABT、LVT系列芯片在布线时，建议在芯片的四组电源引脚附近分别接0.1μ或0.01μ电容。

6：

可编程器件任何电源引脚、地线引脚均不能悬空；在每个可编程器件的电源和地间要并接0.1uF的去耦电容，去耦电容尽量靠近电源引脚，并与地形成尽可能小的环路。

7：

收发总线需有上拉电阻或上下拉电阻，保证总线浮空时能处于一个有效电平，以减小功耗和干扰。

8：

373/374/273等器件为工作可靠，锁存时钟输入建议串入10－200欧电阻。

9：

时钟、复位等引脚输入往往要求较高电平，必要时可上拉电阻。

10：

注意不同系列器件是否有带电插拔功能及应用设计中的注意事项，在设计带电插拔电路时请参考公司的《单板带电插拔设计规范》。

11：

注意电平接口的兼容性。

选用器件时要注意电平信号类型，对于有不同逻辑电平互连的情况，请遵守本规范的相应的章节的具体要求。

12：

在器件工作过程中，为保证器件安全运行，器件引脚上的电压及电流应严格控制在器件手册指定的范围内。

逻辑器件的工作电压不要超出它所允许的范围。

13：

逻辑器件的输入信号不要超过它所能允许的电压输入范围，不然可能会导致芯片性能下降甚至损坏逻辑器件。

14：

对开关量输入应串电阻，以避免过压损坏。