西华大学数字钟课程设计.docx
《西华大学数字钟课程设计.docx》由会员分享，可在线阅读，更多相关《西华大学数字钟课程设计.docx（42页珍藏版）》请在冰豆网上搜索。
西华大学数字钟课程设计
成绩
课程设计说明书
课程设计名称：
电子技术课程设计
题目：
数字钟
学院：
学生姓名：
专业：
学号：
指导教师：
日期：
2015年7月10日
数字钟
摘要：
本设计是设计一个数字钟，要求能准时以礼拜、时、分、秒显示时间，其中礼拜是7进制，小时是24进制，分和秒都是60进制，该数字电子钟还应具有校时功能，以便当数字钟接通电源或出现计时误差时，能对时间进行校准。
同时还应整点报时的功能，在整点到来前十秒能以每距离一秒时间的规律发作声响，以最后一声声响结束时刻为整点时刻。
该电路具有秒脉冲发生模块、计数模块、译码模块、显示模块、校时模块、整点报时模块，其中秒脉冲发生模块由555多谐振荡器经分频电路产生1Hz的标准脉冲，其他模块由一些大体的集成芯片和逻辑门组成。
该电路的设计与咱们所学的知识紧密结合，让咱们加倍理解各类器件的功能与结构。
关键词：
数字钟，555多谐振荡器，集成芯片
Abstract：
Thisdesignistodesignadigitalclock,time-to-week,hour,
minute,andsecondstodisplaytime,whichisa7-week,24hours,minutesand
seconds-is60m,thedigitalclockwithtimecorrectionshouldalsobefunctional
inordertopowerupwhenadigitalclockortimererror,ontimeforcalibration.
Atthesametimeshouldalsobethewholepointofthefunction,thewholepoint
ofarrivalofthefirsttensecondsto4subwoofer1trebleorderintervalbeep
asecondtothelastsoundtrebleendtimeforthewholepointofthemoment.
Thecircuithasasecondpulsemodule,countingmodule,decodingmodule,display
modules,correctionmodule,thewholepointoftimekeepingmodule,whichoccurredinthesecondpulsemodulesfrom555multivibratorstandardpulse
generated1Hz,othermodulesfromsomebasicintegratedcircuitsandlogicgates.
Thecircuitdesignandourknowledge,letusabetterunderstandingofthevarious
functionsandstructureofthedevice.
Keywords：
Digitalclock，555multivibrator，integratedcircuits
1前言
数字钟是采用数字电路实现对礼拜、时、分、秒数字显示的计时装置，以其的直观
性、走时准确稳定而受到人们的欢迎，普遍用于个人家庭、车站、码头、剧场、办公室等公开场合，给人们的生活、学习、工作、娱乐带来极大的方便，已成为人们日常生活
中不可少的必需品。
由于数字集成电路的发展和石英晶体与555多谐振荡器的普遍应用，使得数字钟的精度远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大扩展了钟表原先的报时功能。
诸如按时自动报警、按时自动打铃、时间程序自动控制、按时广播、通断动力设备、和各类按时电器的自动启用等，所有这些都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着超级现实的意义。
1.1设计背景
随着社会文明的进步和科学技术的发展，先进的电子技术在各个近代学科门类和技
术领域占有不可或缺的核心地位。
在我国现代化建设的发展进程中，数字电子技术在国民经济和科学研究各个领域的应用也愈来愈普遍。
鉴于数字电子钟电路的大体组成包括了数字电路的主要组成部份，因此进行数字钟
的设计是必要的。
在这里我将已学过的比较零散的数字电子技术的知识有机的、系统的
联系起来用于实际，来培育我的综合分析和设计电路的能力。
电路主要采用中规模CMOS集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟
脉冲模块、电源模块、时钟译码显示电路模块、整点报时模块、校时模块、礼拜模块等
几部份组成。
所用器件尽是一些大体的集成芯片和逻辑门和由555多谐振荡器组成的
秒脉冲发生器。
1.2设计目标
本次设计以数字电子为主，实现对时、分、秒、礼拜数字显示的计时装置，周期为
24小时，显示满刻度为23时59分59秒，并具有校时功能和整点报时功能的数字电子钟。
（1）设计一个555多谐振荡器经分频电路产生标准的秒脉冲发生器；
（2）能准确显示时间，分和秒为00-59六十进制，时为00-23二十四进制，周为1-7
七进制；
（3）当数字钟接通电源或出现计时误差时，能对电路进行校准；
（4）能在整点到来前，依照每隔一秒中断的规律发作声响，以最后一声声响结束时刻为整点时刻。
1.3实施计划
（1）按照所选课题，结合所学知识，查阅资料，画出大体的设计电路图；
（2）按照原理图分析各单元电路的功能，熟悉自己所需的各个器件的功能；
（3）在Proteus软件所设计的电路图，并进行仿真和调试直到电路能达到规定的
设计要求；
（4）写出完整、详细的课程设计报告。
1.4必备条件
（1）集成器件：
NE5551片，74LS487片，74LS16010片；
（2）逻辑门：
74LS1321片，74082片，74321片，74LS211片，74LS101片；
（3）其他器件:
七段显示器7片，自锁开关4个，微动开关3个，电源，电阻，电容，有源蜂鸣器等；
（4）软件：
、SmartDraw7，Protel99SE。
2
整体方案设计
通过查阅大量相关技术资料，并结合自己的实际知识，我主要提出了两种技术方案来实现系统功能。
下面我将首先对这两种方案的组成框图和实现原理别离进行说明，并分析比较它们的特点，然后论述我最终选择方案的原因。
2.1方案比较
对于同一种目的的实现，咱们可以用不同的方案，下面就着重介绍以下两种方案对
本设计的实现方式，并比较两种方案的好坏。
2.1.1方案一
方案一原理框图如图2-1所示。
图2-1方案一的原理框图
方案一：
首先组成一个NE555按时器组成多谐振荡器产生震荡周期为1KHz的脉冲，由74LS160采用反馈清零法别离组成六十进制的秒计数器、六十进制的分计数器、二十四进制的时计数器，用反馈置数发组成七进制周计数器。
分频器为由3个十进制计数器74LS160组成，它们把1KHz的信号分成100Hz、10Hz、1Hz。
其中1Hz信号作为秒计数器的CP脉冲，把秒计数器的进位端输出作为分计数器的CP脉冲，分计数器的进位端输出作为时计数器的CP脉冲。
接下来利用74LS48译码器作为驱动器去驱动七段显示管7SEG-COM-CATHODE,10Hz信号接校时电路，100Hz和1KHz接整点报时电路。
2.1.2方案二
方案二原理框图如图2—2所示。
图2-2方案二的原理框图
2.2方案论证
两种方案都可行，方案一中直接用十进制计数器74LS160,而方案二中是采用十六进
制计数器74HC161，要把它先用反馈置数发或反馈清零法转化为十进制计数器。
在产
生秒脉冲信号时，方案一直接用555多谐振荡器经分频电路产生震荡周期为1秒的基准信号，方案二是采用石英晶体振荡，再通过度频取得基准信号虽然方案二中的较为精准，但调试准确很难，而且在分频时有可能产生CPU加载过度，无法正确仿真。
方案一只要认真调试使它产生震荡周期为1秒的基准信号，也能知足设计需求。
综上，方案一与方案二都可以作为本设计的选择。
2.3方案选择
方案一与方案二各有各的长处，但由于咱们刚学习了一些大体器件，如555多谐振
荡器、74LS4八、74LS160、逻辑门等，而晶振对于咱们初学者较为陌生，再考虑各方面因
素，故本设计选择方案一进行实施。
3
单元模块设计
本节主要介绍系统各单元模块的具体功能、电路结构、工作原理、和各个单元模块之间的联接关系；同时本节也会对相关电路中的参数计算、元器件选择、和核心器件进行必要说明。
3.1各单元模块功能介绍及电路设计
本系统主要分为六个单元模块，它们别离是，秒脉冲发生模块、计数模块、译码模
块、显示模块、校时模块、整点报时模块，各单元模块功能及相关电路的具体说明如下。
3.1.1秒脉冲模块设计
由于要使数字钟能比较准确的计时，就必需为电路提供一个标准为1Hz的基准信号。
要为电路提供一个标准为1Hz的基准信号，可以采用555多谐振荡器或石英晶体，考虑到石英晶体的频率难以调整，综合各方面因素，本设计采用555多谐振荡器经分频电路产生标准为1Hz的基准信号。
555多谐振荡器主要由NE555和电阻、电容等组成。
图3-1所示为由555多谐振荡器和分频电路组成的信号发生器。
图3-1由555多谐振荡器和分频电路组成的信号发生器
由于555按时器内部的比较器灵敏度较高，而且采用差分电路形式，用555按时器组成的多谐振荡器的震荡频率受电源电压和温度转变的影响很小。
接通电源后，电容C1被充电，当Vc上升到
时，使V0为低电平，同时放点三极
管T导通，此时电容C1通过R3和T放点，Vc下降。
当Vc下降到
时，V0翻转为高电平。
电容C1放电所需要的时间
。
当放电结束时，T截止，Vcc将通过R3、R4向电容C1充电，Vc由
上升到
所需要的时间为
，当Vc上升到
时，电路又翻转为低电平。
于是，在电路的输出端就取得了一个震荡频率为
的周期性的矩形波。
综合各方面因素考虑，在本设计中咱们取R3=，R4=1K，C1=，这样把它们的值代入
中，咱们可以取得
然后再经由三个十进制计数器74LS160组成的分频器将1KHZ的信号分成100HZ、10HZ、1HZ，其中1HZ信号作为秒计数器的CP脉冲，产生了为电路提供基准信号的脉冲。
3.1.2整点报时模块设计
为了使咱们能知道整点时刻的到来，本电路设计，能在整点到来前，依照没距离一秒的规律发作声响，以最后一声声响结束时刻为整点时刻。
假设5次声响别离发生在59分51秒、53秒55秒、57秒和59秒，它们的声响持续时间均为1秒钟。
据此，列出秒个位计数器的状态与声响状态的表格如表3-1所示。
整点报时模块设如图3-2所示。
图3-2整点报时模块
其中U21A的一、二、4端口别离接秒十位计数器的Q0、Q2和秒个位计数器的Q0，U21B的九、10、1二、13端口别离连接分十位计数器的Q0、Q2和分个位计数器的Q0、Q3。
有源蜂鸣器的工作环境则是直接加上一个高电平给它的正极接口即可，所以咱们用一个NPN型的三极管作为电流放大器，来驱动蜂鸣器工作。
表3-1秒个位计数器的状态表
CP（秒）
Q3S1
Q2S1
Q1S1
Q0S1
功能
51
0
0
0
1
鸣声
52
0
0
1
0
停
53
0
0
1
1
鸣声
54
0
1
0
0
停
55
0
1
0
1
鸣声
56
0
1
1
0
停
57
0
1
1
1
鸣声
58
1
0
0
0
停
59
1
0
0
1
鸣声
00
0
0
0
0
停
通过上表可以得出以下结论：
预设报警时间为5一、53、5五、57、59秒的时候，在此时间时Q0S1=1，所以可以将此信号输入与逻辑电路中，作为比较参数。
只有当分个位为9，分十位为5，秒十位为5，秒个位输入进逻辑电路的信号为1时，才启动整点报时模块。
3.1.3显示模块设计
显示器在为咱们仿真时，能超级直观地给咱们显示结果，所以显示部份的正确设计也是十分重要的。
本设计中采用的时共阴极的译码器74LS48（CD4511），所以七段显示器也要选择共
阴极的。
图3-3显示模块电路设计
图3-4七段显示数码管的内部引线排列图
校时计数模块设计
校时模块电路设计如图3-5所示。
图3-5校时模块电路
图中U19D的13端接由分频器分出的10Hz信号，U19C的9端接低位的进位信号，U18B的6端接高位的脉冲输入端。
当数字钟接通电源或出现计时误差时，需要进行校不时，按下U19C10端口接的微动开关，就可以把10Hz的信号送入高位的脉冲输入端，实现校时功能。
计数器模块电路设计如图3-6所示
图3-6计数器模块电路
计数模块采用的时十进制计数器74LS160，要使计数器正常工作，首先要知足一些
大体条件，如接地、接电源等。
要能显示时间，还要反馈清零法把秒和分部份改成六十
进制，小时部份改成二十四进制，用反馈置数法把周计时改成七进制。
下面就相关电路中的参数计算和元器件的选择进行说明。
3.2特殊器件的介绍
本系统中主要利用了如下一些功能器件;NE55五、74LS4八、74LS160、七段显示器、
逻辑门。
表3-2本设计中主要器件的参数
参数
数量
参数
数量
NE555
1
74LS21
1
74LS48
7
74LS10
1
74LS160
10
电阻
1K、各一个
74LS132
1
电容
两个
7408
2
共阴数码管
7
7432
1
下面就这些器件的功能特点、主要参数和利用方式作相应说明。
3.2.1NE555器件介绍
NE555按时器是一种模拟和数字功能相结合的中规模集成器件，555按时器的电源电压范围宽，可在——16V工作，输出驱动电流约为200mA，因此其输出可与TTL、CMOS或模拟电路电平兼容。
555按时器本钱低，性能靠得住，只需要外接几个电阻、电容，就可以够实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它
也常作为按时器普遍应用于仪器仪表、家用电器、电子测量及自动控制等方面。
555定
时器内部包括两个电压比较器，三个等值串联电阻，一个RS触发器，一个放电管T及功率输出级。
555按时器提供两个基准电压
和
。
555按时器内部结构如图3-7所示。
图3-7555按时器的内部电路结构
555按时器的功能主要由两个比较器决定。
两个比较器的输出电压控制SR触发器和放电管的状态。
在电源与地之间加上电压，当5脚悬空时，则电压比较器C1的反相输入端的电压为
，C2的同相输入端的电压为
。
若触发输入端TR的电压小于
，则比较器C2的输出为1，可使SR触发器置1，使输出端OUT=1。
若是阈值输入端TH的
电压大于
，同时TR端的电压大于
，则C1的输出为1，C2的输出为0，可将SR
触发器置0，使输出为低电平。
555按时器的功能表见表3-3。
表3-3555的功能表
输入
输出
阀值输入
触发输入
复位（
）
输出
放电管T
X
X
0
0
导通
<
<
1
1
截止
>
>
1
0
导通
<
>
1
不变
不变
555按时器的管脚如图3-8所示。
图3-8555按时器的管脚图
3.2.274LS160介绍
74LS160是一个具有异步清零、同步置数、可以维持状态不变的十进制上升沿计数器。
74LS160是可预置的十进制同步计数器（异步清除）,74LS160的清除端是异步的,当清除端MR为低电平时，无论时钟端CP状态如何，即可完成清除功能。
74LS160的预
置是同步的，当置入控制器PE为低电平时，在CP上升沿作用下，输出端与数据输入端一致。
对于74LS160，当CP由低电平至高电平或跳变前，若是计数控制端CEP、CET为高电平，则PE应避免由低电平向高电平的跳变。
为了让其正常工作，应先把CEP、
CET、PE、MR端接入正确的高低电平。
十进制计数器74LS160的管脚如图3-9所示。
图3-974LS160管脚图
74LS48介绍
共阴极译码器74LS48是一个BCD码七段译码驱动器，与它同类型的还有共阴极的CD4511,译码器74LS48管脚图如图3-10所示。
图3-1074LS48管脚图
其中A、B、C、D为输入端，a、b、c、d、e、f、g为译码输出端，输出高电平有效，用来驱动共阴极数码管。
测灯输入LT（LampTestInput）:
指3脚为低电平时，芯片输出全为高电平，接到
数码管上，数码管的各段发光二极管都亮，说明数码管是好的，如有一段以上发光二极
管不亮，说明数码管已坏。
若是3脚为高低平，则断开测试功能。
用术语讲，就是3脚
对低电平有效。
数码管正常工作时，LT=1。
消隐输入/灭零输出BI/RBO（BlankingInput/RippleBlankingOutput），4脚对
低电平有效，即4脚为低电平时，芯片执行该功能，BI/RBO=1时，数码管正常工作。
BI/RBO消隐的特点是，当BI/RBO=0时，无论输入端为何值，输出端都为低电平，数码管不发光，这样做是为了降低显示系统的功耗，BI/RBO是级别最高的控制端。
灭零输入RBI（RippleBlankingInput）:
5脚对低电平有效，当RBI=0，若输入端全为零时，输出端也全为零，数码管不显示0字符，但其余的数字正常显示。
当RBI=1时，数码管正常工作。
这种设计是为了多位数显示时，要去掉低位数的零（如小数点后的零是这种情形之一）。
表3-474LS48功能表
十进制数或功能
输入
BI/RBO
输出
LT
RBI
DCBA
a
b
c
d
e
f
g
0
H
H
0000
H
1
1
1
1
1
1
0
1
H
X
0001
H
0
1
1
0
0
0
0
2
H
X
0010
H
1
1
0
1
1
0
1
3
H
X
0011
H
1
1
1
1
0
0
1
4
H
X
0100
H
0
1
1
0
0
1
1
5
H
X
0101
H
1
0
1
1
1
1
1
6
H
X
0110
H
0
0
1
1
1
1
1
7
H
X
0111
H
1
1
1
0
0
0
0
8
H
X
1000
H
1
1
1
1
1
1
1
9
H
X
1001
H
1
1
1
0
0
1
1
10
H
X
1010
H
0
0
0
1
1
0
1
11
H
X
1011
H
0
0
1
1
0
0
1
12
H
X
1100
H
0
1
0
0
0
1
1
13
H
X
1101
H
1
0
0
1
0
1
1
14
H
X
1110
H
0
0
0
1
1
1
1
15
H
X
1111
H
0
0
0
0
0
0
0
BI
X
X
XXXX
L
0
0
0
0
0
0
0
RBI
H
L
0000
L
0
0
0
0
0
0
0
LT
L
X
XXXX
H
1
1
1
1
1
1
1
4系统调试
本次电路设计主要对秒脉冲发生器模块、校时模块、显示模块和整点报时模块进行
了仿真和调试,达到了预期设计功能。
调试环境
Proteus软件是英国LabcenterElectronics公司出版的EDA工具软件。
它不仅具有其它EDA工具软件的仿真功能,还能仿真单片机及外围器件。
它是目前最好的仿真单片机及外围器件的工具。
虽然目前国内推行刚起步,但已受到单片机爱好者、从事单片
机教学的教师、致力于单片机开发应用的科技工作者的青睐。
Proteus是世界上著名的
EDA工具（仿真软件）,从原理图布图、代码调试到单片机与外围电路协同仿真,一键切
换到PCB设计,真正实现了从概念到产品的完整设计。
是目前世界上唯一将电路仿真软
件、PCB设计软件和虚拟模型仿真软件三合一的设计平台,其处置器模型支持805一、HC1一、PIC10/12/16/18/24/30/DsPIC33、AVR、ARM、8086和MSP430等,2010年增加了Cortex和DSP系列处置器,并持续增加其他系列处置器模型。
在编译方面,它也支IAR、Keil和MPLAB等多种编译器。
Proteus软件具有其它EDA工具软件（例:
Multisim）的功能。
这些功能是:
（1）原理布图;
（2）PCB自动或人工布线;（3）SPICE电路仿真。
另外,Proteus软件还具有两条革命性的特点:
（1）互动的电路仿真;
（2）仿真处置器及其外围电路。
Proteus软件具有4大功能模块:
（1）智能原理图设计（ISIS）;
（2）完善的电路仿真功能（Prospice）;（3）独特的单片机协同仿真功能（VSM）;（4）实用的PCB设计平台。
Proteus软件还提供了丰硕的仿真元器件资源和仿真仪表资源,Proteus提供了比较
丰硕的测试信号（模拟信号和数字信号）用于电路的测试。
课程设计、毕业设计是学生走向就业的重要实践环节。
由于Proteus软件提供了实验室无法相较的大量的元器件库，提供了修改电路设计的灵活性，提供了实验室在数量和质量上难以相较的虚拟仪器、仪表，因此也提供了培育学生实践精神、创造精神的平台。
随着科技的发展，“计算机仿真技术”已
升级会员 