数电课设简易顺序控制器B.docx
《数电课设简易顺序控制器B.docx》由会员分享，可在线阅读，更多相关《数电课设简易顺序控制器B.docx（23页珍藏版）》请在冰豆网上搜索。
数电课设简易顺序控制器B
等级:
课程设计
课程名称
数字电子技术
课题名称
简易顺序控制电路
专业
自动化
班级
学号
姓名
指导老师
程春红
2017年3月6日
报告撰写要求（此页不打印）
课程设计报告是体现课程设计成果的载体，具体要求如下：
1、课程设计报告的基本格式
（1）说明书统一使用word文档打印，A4纸张，页边距设置为：
上2cm，下2cm，左2.54cm，右2cm。
（2）正文采用宋体小四，行间距20磅；1级标题采用黑体小三，2级标题采用黑体四号，3级标题采用黑体小四；1和2级标题上下间距为0.5行。
（3）图表需统一编号，图标标题采用黑体五号；图标题在图片下方，表格标题在表格上方。
（4）装订顺序为：
封面、任务书、报告正文、评分表。
2、课程设计报告的撰写要求
（1）设计报告正文内容为6-10页为宜，主要内容为自己的设计思路、设计步骤、关键性步骤的记录、重要结果的记录以及自己本次课程设计的总结。
报告撰写要求思路清晰、结构合理、层次清晰，报告简洁但又要能体现设计过程。
（2）报告中图表要求清晰、规范，图表的尺寸大小适当。
（3）课程设计报告内容（仅供参考）：
一、课程设计的任务要求：
本次课程设计的任务要求，对照任务书中的任务要求。
二、设计方案：
对任务进行分析，提出任务的可行实现思路，包括系统框图，各子模块之间的协同工作方式（800字）。
三、单元电路（子模块，子程序）分析：
绘制各子模块电路图，详细分析其工作原理，包括信号的流向，电路工作条件，数据处理，程序流程图，有限状态机工作原理，预期结果，必要时有子模块的仿真结果分析。
报告中必须有6-8个主要子模块分析，每个子模块分析不少于200字。
不得拷贝元件说明书。
（2000字）
四、系统仿真/测试：
对采用FPGA开发板的同学，必须设计系统的测试方案，编写测试程序，打印仿真波形，分析仿真结果（600字））
五、电路安装调试：
电路的安装，调试步骤，调试过程中遇到的问题是什么？
是如何解决的？
调试结果（包括运行数据，图片）（800字）
六、元件清单：
所用元件列表，或所用FPGA资源
七、总结：
整个课程设计过程中，你觉得学习到了什么，课程设计过程中自己做的不足的地方有哪些？
对自己的学习有何启示？
希望课程设计过程或者指导老师如何改进？
……（500字）
电气信息学院
课程设计任务书
课题名称
简易顺序控制电路
姓名
黄建龙
专业
自动化
班级
1591
学号
21
指导老师
程春红
课程设计时间
2017年3月6日-2017年3月17日
一、任务及要求
课程设计任务可采用数字电路实验台，试验箱、单片机或FPGA开发板（由指导老师安排）完成。
具体要求如下：
（老师布置任务）
任务：
设计并制作一个简易顺序控制器，使执行机构按一定的程序工作，要求如下：
1.执行机构的加工程序步骤为十步，第一步和第二步各20秒，第三步至第七步各为40秒，第八步和第九步各为30秒，第十步为10秒，按顺序依次动作；2.用显示器显示顺序控制器的各步加工时间（用倒计时方式）及步骤；3.用发光二极管显示控制器的各道工序；4.用显示器显示加工步数；5.功能扩展，如：
在顺序控制器中增加循环功能，在第二至第三步加工中要循环.
要求：
1.设计思路清晰，给出整体设计框图，画出整机原理图；2.给出具体设计思路，设计各单元电路、电路器件；3.总电路设计；4.进行软件仿真和实验调试，验证设计结果；5.编写设计说明书；6.所有图纸和说明书用计算机打印
二、进度安排
第一周：
周一：
布置任务，查找资料；
周二～周三：
设计系统方案，仿真；
周四～周日：
领元器件，电路安装，或程序调试；
第二周：
周一～周二：
电路安装，调试，运行或程序调试，下载运行；
周三：
结果验收；
周四：
收元器件，整理实验室，撰写报告，答辩；
周五：
资料整理。
三、参考资料
目录
第1章设计总体思路和框图3
1.1设计总体思路7
1.2框图原理介绍8
第2章单元电路介绍8
2.1总循环模块设计8
2.2计数器模块设计9
2.3预置数模块设计10
2.4倒计时模块设计11
2.5二极管显示模块12
2.6秒脉冲模块13
第3章总电路设计14
第4章安装、调试15
4.1安装步骤15
4.2调试步骤15
4.3调试电路图16
第5章故障分析与电路改进16
第6章元件清单………………………………………
第7章总结与设计调试体会17
参考文献21
第1章设计总体思路和框图
1.1设计总体思路
课题任务是做一个简易顺序控制器，主体部分分10个步骤，分别用数码管显示各个步骤的倒计时并用一个数码管显示步骤数，扩展部分是用一个数码管显示总循环次数。
第一步和第二步各20秒，第三步至第七步各为40秒，第八步和第九步各为30秒，第十步为10秒，按顺序依次动作。
打开电源开关时步骤数显示为一，计时数码管显示为二十，当第一个秒脉冲进来时个位开始倒计时到0时向十位借位，由数码管显示，以此完成第一步骤的20秒倒计时；当十位和个位同时为0时向计时器模块进位，并向倒计时模块置数，同时计数器模块的数码管显示步骤数，以此来完成前一步骤进入下一步骤的过渡；当计数器从1加到10时并检测到11时再次置数为1，以此来完成一个大循环；当计数器检测到11时向总循环模块进位并由数码管显示，以此来实现大循环次数显示功能；其中由138译码器控制步骤数的二极管的亮灭。
以上是大体的设计思路。
从总体上说，我们重要是要设计倒计时电路，要实现2个20秒，5个40秒，2个30秒，1个10秒的倒计时。
至于这些电路的逻辑状态怎么样的才能有序的变化，这将需要一个逻辑电路来控制了。
很明显，我们要做的是以下三大模块：
第一是计数模块，第二个是倒计时控制计数模块，第三个是组合逻辑控制置数模块。
首先整个电路里数据的传输实现必须有脉冲的触发，本课题中我们选用了555定时器接成的多谐振荡器实现秒脉冲，频率约为1Hz，其次就是1到10的计数功能了，在这一部分我采用了2位74LS192十进制计数器进行了1至10的计数，利用74LS192置数功能和组合逻辑的功能应用，把十进制计数器置成01至10形式。
课题要求实现十步计数时间上各不相同，第一步20秒，第二步20秒，第三步到第七步40秒，第八步到第九步30秒，第十步10秒，按顺序依次动作，并且这些不同秒数的控制是以倒计时的形式实现，我们采用两位十进制同步可逆双时钟BCD计数器74LS192来控制，74LS192是一个可以通过使能端实现加法或减法功能，在此设计中，我需要它的减法功能，从一个我给定的数自动减到0，控制01至10计数时间，由于我需要对倒计时控制计数模块给定10个不同的数，就需要3——8线译码器74LS138作为其译码及数据分配部分实现数据的传输及接收，首先数据的接收，当然是从01至10计数模块传输过来，每一秒都传输过来一个信号，这时译码器就接收到此信号并把它转换成倒计时的秒数传输给倒计时模块，此时倒计时开始，至倒计时结束时计数器开始跳变，当计数器跳变瞬间，组合逻辑模块马上是那个接收次信号进行转换与编译，把数据传给倒计时模块，进入下一次循环，这样一直循环下去
1.2框图原理介绍
图片1
如图2所示，01至10的计数需要2个十进制的计数器74LS160集成芯片来接收信号并把接收的信号转换倒计时所需时间数据。
根据上面的框图，可分四步完成所需电路。
第一步，设计倒计时单元电路；
第二步，设步骤计数单元电路；
第三步，设计产生预置数的组合逻辑单元电路；
第四步，设计发光二极管显示单元电路。
根据步骤，第一步，需要两个十进制同步加/减计数器实现计倒计时功能；在第二步，需要2个十进制同步计数器实现步骤的控制；在第三步，需要一个译码器与若干逻辑元件来产生预置数；第四步，需要10个发光二极管（插接用面包板已提供）来显示加工步数。
第2章
单元电路介绍
2.1总循环模块设计
利用计数器模块输出11时的脉冲给总循环计数器模块的74LS192加计数器时钟输入端UP来实现循环加次数，如图2。
图2
2.2计数器模块设计
利用倒计时模块的十位和个位同时借位时的脉冲给计数器模块74LS192的UP；并同时检测输出为6时再次将1置数以实现循环，最后由数码管显示步骤数，如图3。
我们需要显示1至10，所以用两个74ls192芯片即可。
通过两位十进制同步可逆双时钟BCD计数器74LS192的置数功能，在输入端初始置成0001，然后将其8个输出端中的QA经过与非门后，接到74LS192的置数端LOAD。
这样就将74LS160制成了11进制计数器，从而实现了步骤自加和循环。
74LS192的CLK是由两个74LS192的借位端BO同时借位时通过或门给出的信号。
如表一：
表一
步骤数
管脚
D3
D2
D1
D0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
1
0
1
1
1
8
1
0
0
0
9
1
0
0
1
10
1
0
1
0
步骤计数单元电路设计图如图3:
图3
2.3预置数模块设计
通过74LS192置入工序所步骤数，分别将输出通过74LS138和其它逻辑元件处理后送入两个74LS192的输入端,完成10个步骤的不同置数。
不过在这里，当74LS192送来步骤数时，组合逻辑产生的是下一步的工序时间的数字。
利用计数器模块初始置入的数据经74LS138译码器译码输出。
其中与或非逻辑电路由课题的参数设置列出的真值表逻辑转换而来，如表2。
表2
步骤数
输入
十位（高四位）
个位（低四位）
Step
A
B
C
D
D7
C6
B5
A4
D3
C2
B1
A0
一（20S）
0
1
0
0
0
0
1
0
0
0
0
二（20S）
0
1
0
0
0
0
1
0
0
0
0
0
三（40S）
0
0
1
0
0
1
0
0
0
0
0
0
四（40S）
0
0
1
0
0
1
0
0
0
0
0
0
五（40S）
0
0
1
0
0
1
0
0
0
0
0
0
六（40S）
0
0
1
0
0
1
0
0
0
0
0
0
七（40S）
0
0
1
0
0
1
0
0
0
0
0
0
八（30S）
1
1
0
0
0
0
1
1
0
0
0
0
九（30S）
1
1
0
0
0
0
1
1
0
0
0
0
十（10S）
1
0
0
0
0
0
0
1
0
0
0
0
经过逻辑转换器得到最小项依次为如下,最后电路图如图4。
C6:
A＇B＇CD＇
B5:
A＇BC＇D＇
A4:
ABC＇D＇
图4
2.4倒计时模块设计
通过两片十进制减法器74192来实现，两个数码显示管显示工序倒计时，当低位减为零时，再给高位192一个脉冲，高位实现减一。
当高位和低位都减到0时，给置位信号，将译码后的信号给192，再重新减。
且同时当两片74192都减为零时，显示工序步骤的LED加1
升级会员 