14111平时作业参考答案.docx

14111平时作业参考答案.docx

《14111平时作业参考答案.docx》由会员分享，可在线阅读，更多相关《14111平时作业参考答案.docx（17页珍藏版）》请在冰豆网上搜索。

14111平时作业参考答案

14091平时作业参考答案

第一次作业

1、什么是摩尔定律？

摩尔定律对集成电路的发展有和意义？

2、为什么绝大多数的集成电路都采用了Si半导体？

答：

目前，95%以上的集成电路都采用了Si半导体，其原因是：

①Si元素占地壳重量的20%-25%，制备Si单晶的石英岩（主要成分是SiO）分布广,开采成本低；②Si单晶的直径在所有半导体晶体最大，目前已达16英吋（400mm）,且按照摩尔定律每3年增加1英吋，这大大降低了芯片的成本；③Si的氧化物SiO2性能稳定，在集成电路制造工艺中有各种用途，例如，掩蔽膜、钝化膜、介质隔离、绝缘介质（多层布线）、绝缘栅、MOS电容的介质材料等；④Si半导体材料的另一形态多晶硅（Poly-Si）在集成电路工艺中也有许多用途，例如，栅极（可实现源漏自对准工艺）、杂质扩散源、局部互连线（比铝布线灵活）等；

3、写出2012年全球10大著名的Foundry（代工）企业的排名、相关业务及营业额等。

答：

ICInghts2010年全球前十大晶圆代工排名出炉，台积电继续稳居第一，联电依然排行第二，合并特许半导体后的全球晶圆（Globalfoundries）挤入第三，但营收与联电才差4亿多美元，三星屈居第十。

ICInsights指出，三星多年以来一直希望成为晶圆代工领域的重要企业，虽然去年获得了苹果、高通和赛灵思等重要客户，仍仅位居全球第十大晶圆代工厂。

但三星今年有新的晶圆厂计划，近期还传出三星将跨入模拟晶圆代工，未来三星排名仍有机会攀升。

Top1台积电，收入133.07亿美元，同比增长48%

台湾集成电路制造股份有限公司（LSE：

TMSD），简称台积电或台积，英文简写“TSMC”，为世界上最大的独立半导体晶圆代工企业，与联华电子并称“晶圆双雄”。

本部以及主要营业皆设于台湾新竹市新竹科学工业园区。

台积公司目前总产能已达全年430万片晶圆，其营收约占全球晶圆代工市场的百分之六十。

Top2台联电，收入39.65亿美元，同比增长41%

UMC---联华电子公司，简称台联电。

是世界著名的半导体承包制造商。

该公司利用先进的工艺技术专为主要的半导体应用方案生产各种集成电路（IC）。

联华电子拥有先进的承包生产技术，可以支持先进的片上系统（SOC）设计，其中包括0.13微米（micron）铜互连、嵌入式DRAM、以及混合信号/RFCMOS。

Top3Globalfoundries，收入35.1亿美元，同比增长219%

GlobalFoundries是从美国AMD公司分拆出的半导体晶圆代工公司，成立于2009年3月2日，母公司分别为AMD及阿布达比的AdvancedTechnologyInvestmentCompany（ATIC），其中ATIC占公司股权65.8%，两公司均享有均等投票权。

2010年1月13日，GlobalFoundries收购了新加坡特许半导体。

公司除会生产AMD产品外，也会为其它公司（如ARM、Broadcom、NVIDIA、高通公司、意法半导体、德州仪器等）担当晶圆代工。

现时投产中的晶圆厂为德国德累斯顿的一厂（Fab1，即原AMD的Fab36和Fab38），而位于美国纽约州的二厂于2009年7月24日动工，预计于2012年投产。

Top4中芯国际，收入15.55亿美元，同比增长45%

成立于2000年，总部位于中国上海，是世界领先的集成电路芯片代工企业之一，也是中国内地规模最大、技术最先进的集成电路芯片制造企业。

主要业务是根据客户本身或第三者的集成电路设计为客户制造集成电路芯片。

公司的创立者为曾在台湾积体电路制造公司工作过的张汝京。

目前公司的绝大多数高管为台湾籍。

Top5TowerJazz，收入5.10亿美元，同比增长70%

Tower公司是独立代工服务商，为其他半导体公司提供IC设计、生产及其他服务。

公司1993年从NS收购了以色列MigdalHaemek附近的工厂，开始从事代工服务。

为了扩充在专业晶圆代工领域的能力，以色列TowerSemiconductor宣布收购美国同业JazzTechnologies。

根据双方协议，Tower将收购全数Jazz的已发行股票，总价约4,000万美元。

此次交易的总金额（包括债务），约为1.69亿美元。

Tower和Jazz宣称双方可在技术上实现互补；两家公司将把Tower的CMOS影像传感器、非挥发性内存、射频CMOS等技术，与Jazz的混合讯号电路、电源管理和射频等技术相结合。

Tower亦将因此扩充其晶圆厂产能规模，该公司的厂房位于以色列，Jazz则在美国加州NewportBeach拥有一座晶圆厂，并与多家中国晶圆代工业者拥有产能合作协议。

两家公司结合之后，将拥有每年生产75万片8吋晶圆的总产能。

Top6Vanguard，收入5.08亿美元，同比增长33%

世界先进集成电路股份有限公司（简称「世界先进」）Vanguard在新竹科学园区成立于1994年，是亚微米计划台湾地区工业研究院赞助的一项芯片项目的副产品。

最初Vanguard的投资人包括TSMC和其他13家公司。

 Vanguard成立之初的主要重心在DRAM的生产和研发。

在2000年，公司宣布其从DRAM制造商向代工服务提供商转移的计划。

他提供8英寸工厂中的专业工艺，包括：

0.18um逻辑、混合信号、模拟、高电压、嵌入式存储器和其他工艺。

世界先进目前拥有两座八吋晶圆厂，平均每月约产出110,000片晶圆。

Top7Dongbu，收入4.95亿美元，同比增长25%

韩国最大的纯晶圆代工厂DongbuElectronics。

Top8IBM，收入4.30亿美元，同比增长28%

Top9MagnaChip，收入4.20亿美元，同比增长60%

总部位于韩国的MagnaChip半导体（MagnaChipSemiconductor）公司，它作为设计并制造模拟及混合信号半导体产品的领先企业，基于累积30年的技术和约7,000个IP投资组合，以及工程和制造的专业技术，已拥有各种模拟及混合信号半导体技术。

 MagnaChip生产平板电视、电脑及手机所使用的半导体。

该公司此前曾于2007年申请公开上市，并希望筹资至多5.75亿美元。

但由于经济危机的爆发，该公司被迫于2009年1月取消了这一计划，并于同年6月申请破产保护。

2009年11月，该公司走出了破产保护。

随着消费电子产品需求的恢复，MagnaChip正重新试图公开上市。

该公司计划在中国等“高增长”的市场进行拓展。

2004年10月，MagnaChip被私人股权公司CitigroupVentureCapital、FranciscoPartners与CVCAsiaPacific从海力士半导体公司（HynixSemiconductor）手中收购，自那以后，该公司一直未能实现年度盈利。

在破产重组期间，MagnaChip的所有权发生变化，AvenueCapital目前拥有其大约70%的股份。

2010财年第一季，MagnaChip净盈利3110万美元，营收1.80亿美元。

Top10三星，收入4亿美元，同比增长38%。

在此之后则是SSMC（新加坡，SystemsonSiliconManufacturingCompany）,X-Fab（欧洲德国，X-FABSemiconductorFoundriesAG）,华虹NEC（中国上海，收入2.95亿美元，同比增长23%），TI（美国德州仪器），和Grace（宏力，中国上海，收入2.60亿美元，同比增长44%）。

第二次作业

4.证明硅热氧化时，生成厚度为zox的二氧化硅膜，约需消耗0.45zox厚的硅层（二氧化硅的密度为2.24g/cm3；硅的密度为2.33g/cm3）。

5.某npn硅晶体管在1200℃下进行基区氧化，氧化过程为：

15min干氧加45min湿氧（TH2O=95℃）再加15min干氧，试求所生成的氧化层厚度。

解：

1）第一次是干氧氧化，T=1200℃,查表得

，

，

。

根据氧化公式，

则第一次干氧氧化层厚度为，

；

2）第二次是湿氧氧化，T=1200℃，查表得

，

。

根据氧化公式，第一次干氧氧化所对应的时间常数为

故，第二次湿氧氧化后氧化层的厚度为

，

；

3）第三次又是干氧氧化，T=1200℃，

，

。

同理，第二次氧化后的氧化层厚度所对应的时间常数为

，

故，根据氧化公式，第三次干氧氧化后氧化层的厚度为

，

。

答：

最终的氧化层厚度为726.87nm（0.727μm）。

第三次作业

6.现有若干硅片，分别用干氧、湿氧（TH2O=95℃）和水汽进行氧化，氧化温度为1200℃。

如果它们所要求的氧化层厚度是50nm，试求

它们各自需要的氧化时间（精确到分）。

答：

根据

，可得

t+t*=（Zox2+A·Zox）/B，或

。

①干氧，T=1200℃，A=0.04（μm），B=7.5×10-4（μm2·min-1），t*=1.62

根据上述公式，可得t1+t*=6min，故，

干氧氧化时间t1=6-1.62=4.38min。

②湿氧，T=1200℃，TH2O=95℃，A=0.05（μm），B=1.2×10-2（μm2·min-1），t*=0

根据上述公式，可得t2+t*=0.42min，故

湿氧氧化时间t2=0.42-0=0.42min。

③水汽，T=1200℃，A=0.017（μm），B=1.457×10-2（μm2·min-1），t*=0

根据上述公式，可得t3+t*=0.23min，故、

水汽氧化时间t3=0.23-0=0.23min。

7.某一硅片上面已覆盖有0.2μm厚的二氧化硅，现需要在1200℃下用干氧再生长0.1μm厚的氧化层，问干氧氧化的时间需要多少？

解：

查表，可得A=0.04μm，B=7.5×10-4。

根据公式

，可得初始氧化层xi=0.2μm所对应的时间常数为

=（0.22+0.04x0.2）/7.5×10-4=64min（分钟）

氧化层的总厚度为x0=0.2+0.1=0.3μm，故根据氧化公式，

，

可得干氧氧化时间t为

=136-64=72min（分钟）

答：

干氧氧化的时间需要72分钟。

第四次作业

8、在实际工艺中，扩散为什么要采取两步工艺法？

两步扩散工艺的最终浓度是哪知分布？

答：

根据扩散杂质的浓度分布，若采用一步扩散，其表面浓度NS始终是其在Si中的固溶度，不能改变。

若采用两步扩散工艺，则其表面浓度可在第二步的再分布扩散中进行调整，从而达到设计的要求。

两步扩散工艺的最终浓度分布要根据两步扩散工艺的具体情况而定，若第二步再分布工艺的扩散时间远大于第一步预淀积扩散，即D1t1<

9、什么是氧化增强扩散？

为什么As的氧化增强扩散比B、P小？

为什么Sb的氧化扩散不是增强，反而减弱了？

答：

在进行氧化气氛下的扩散工艺时，P、B掺杂剂的扩散速率比没有氧化气氛时明显增大，这就是氧化增强扩散效应。

P和B的氧化增强机理是替位-间隙交替的双扩散机理，即Si-SiO2界面产生的大量间隙Si与替位B、P相互作用，使原来替位机理的B、P变为间隙B、P，B、P的间隙扩散作用更强；B、P在近邻晶格有空位时以替位方式扩散，无空位时以间隙方式扩散；因此，其扩散速度比单纯替位方式快。

As的氧化扩散增强效应低于B、P，这是因为As的替位扩散与间隙扩散的作用相当，故无论是否有氧化气氛，其扩散速率不受影响。

Sb的氧化扩散是减弱的，这是因为Sb的扩散无论有无氧化气氛，其扩散机理都是替位扩散为主，而氧化气氛下生成的间隙Si与空位复合，减小了空位浓度，从而降低了以替位扩散为主的Sb的扩散速率，出现了氧化减弱的效应。

•第五次作业

10、简述离子注入的LSS模型。

答：

LSS模型认为，离子注入的机理是注入离子与晶格原子的原子核及核外电子发生碰撞，从而引起注入离子的能量损失及散射，直至能量为零，注入离子停下。

1）注入离子的核阻挡：

注入离子与晶格原子的原子核发生弹性碰撞，由于核的质量较大（离子与靶原子质量同数量级），因而造成了注入离子的大角度散射，并将其能量传递给晶格原子，使晶格原子脱离其晶格点阵的位置，形成空位，自身成为间隙原子，并进一步与下一层的晶格原子发生级联碰撞，形成更多的间隙原子和空位，从而引起更多、更深的晶格损伤。

2）注入离子的电子阻挡：

注入离子与晶格原子的自由电子及核外电子（束缚电子）发生碰撞，由于电子的质量太轻，注入离子的能量损失很少，晶格损伤可以忽略，且散射角度也很小，注入离子路径基本不变。

11、离子注入与再分布扩散的浓度分布有什么相同之处及不同之处？

答：

相同之处：

1）都是高斯分布（高斯函数）；2）都存在横向分布效应；3）都可控制表面浓度和结深。

不同之处：

1）峰值浓度位置不同，再分布在Si表面处，而离子注入在Si体内；2）横向效应大小不同：

再分布大，离子注入小；3）再分布的峰值浓度（表面浓度）受其在Si中的固溶度限制，而离子注入不受固溶度限制；4）再分布的表面浓度与结深不能独立控制，而离子注入对峰值浓度和结深（或平均投影射程RP）可独立控制。

12、什么是沟道效应？

消除沟道效应的主要方法有哪些？

答：

对Si单晶而言，由于其各向异性的特性，当注入离子对准一个主要的晶向并被导向在各排晶体原子之间形成的“沟道”时，注入离子仅发生电子碰撞，不会发生核碰撞。

发生沟道效应时，其注入损伤很小，注入的射程很远，但注入射程不可控，难于获得可重复的浓度分布，使用价值小，因而实际工艺时应避免沟道效应。

消除沟道效应的途径有：

1）①注入方向偏离晶体的主轴方向，典型值为70；②淀积非晶表面层（SiO2）；③在表面制造损伤层。

第六次作业

13、为什么溅射法淀积薄膜的台阶覆盖性比真空蒸发要好？

答：

溅射淀积的原理是气体辉光放电产生等离子体，具有能量的等离子轰击靶材，使靶材原子获得能量和动量从靶表面逸出被溅射出，溅射射出的靶材原子淀积在Si表面，从而实现淀积。

溅射的特点是溅射过程既有能量交换，又有动量交换，即被溅射出的原子具有很大的动能，大约为10-50eV。

而具有较大动能的原子（或分子）在淀积表面自然有很强的迁移能力，因而其台阶覆盖性很好。

而热蒸发的淀积过程仅有能量交换，其蒸发原子的动能很小，仅仅为0.1-0.2eV，其在淀积表面的迁移能力远小于溅射淀积，因此其台阶覆盖性很差。

14、试分析主气体流速和温度对CVD淀积速率的影响。

答：

①主气体流速Um对CVD淀积速率G的影响

根据CVD的Grove模型，假设反应剂气体在边界层中的浓度梯度为线性变化，则边界层中的气体扩散流密度F1为

F1=hg（Cg-Cs）=Dg（Cg-Cs）/δs

（1）

式中，Cg是主气流中的气体浓度，Cs是淀积表面的气体浓度，气相质量传输系数hg=Dg/δs，边界层平均厚度δs=2L/3

，而雷诺系数Re为

Re=ρUL/μ

（2）

式中，边界层中的气体流速U≤0.99Um，Um是主气流的流速，L是反应室基座的尺寸，ρ是气体密度，μ是气体黏滞系数。

在高温下，由于hg<

G=（CThgY）/N1，（3）

由式

（1）、

（2）、（3）可知，G与Um1/2与成正比，但当Um增大到一定值后，由于hg>>ks，淀积机制有扩散控制转为反应控制，G达到饱和。

提高G还可通过减小基座的长度L，从而降低δs达到。

②温度对淀积速率的影响

根据CVD的Grove理论，在低温下hg>>ks，淀积过程由表面的反应控制，而表面化学反应的速率常数与温度遵循阿里尼乌斯关系，即

（4）

因而，淀积速率G与T呈也指数关系。

而当温度变化到高温下，hg<

15、简述三种CVD方法的淀积原理与淀积机理。

答：

三种CVD的技术方法是APCVD（常压化学气相淀积）、LPCVD（低压化学气相淀积）和PECVD（等离子体增强化学气相淀积），其淀积原理或机理分别如下所述。

1）APCVD：

化学气相淀积在1个大气压下进行，由于是高压，其淀积温度也是高温。

根据CVD的Grove理论，其淀积机理应由气相传输过程控制。

因此，APCVD对反应室形状尺寸及气体流速很敏感，但对温度不敏感，对其精度控制要求不高。

2）LPCVD：

化学气相淀积在27－270Pa压力下进行，由于是低压，其淀积温度也是低温。

根据CVD的Grove理论，其淀积机理应由表面反应过程控制。

因此，LPCVD对温度很敏感，对温度的精度要求很高。

但对反应室尺寸及气体流速不敏感，对其要求不高。

3）PECVD：

通过RF手段来激活气体分子，使其首先成为具有很强化学活性的等离子体，从而使其在低温（室温）下能够发生化学反应，淀积成膜。

由于是低温淀积机理，因此其淀积机理是表面反应控制过程。

因次，PECVD对温度的变化很敏感，因而对温度精度要求较高。

第七次作业

16.光刻工艺为什么是IC制造中最重要的工艺?

答：

1）决定着芯片的最小特征尺寸：

目前已到22nm工艺节点；2）成本最高：

占制造成本的30%；3）时间最长：

占芯片制造时间的40-50%。

17.简述光刻工艺的基本步骤和主要步骤，并分析光刻工艺中4个热处理工艺的目的或作用。

答：

光刻工艺的基本步骤：

涂胶、曝光、显影；

光刻工艺的主要步骤：

涂胶、前烘、曝光、后烘、显影、坚膜；

光刻工艺4个热处理工艺的目的与作用：

1）预烘：

烘干Si片表面的水分，并采用打底膜（如HMDS）使Si片表面的亲水性改善为疏水性，其目的都是增强光刻胶与Si片表面的粘附性。

2）前烘：

SoftBake，目的是使胶膜干燥，增加胶膜与SiO2（Al膜等）的粘附性及耐磨性；

3）后烘：

PostExposureBake（PEB）,目的是平衡驻波效应，平滑光刻胶侧墙，最终提高分辨率；

4）坚膜：

HardBake,目的是提高刻蚀和注入的抵抗力,光刻胶和表面的黏附性。

18.提高光刻分辨率R有哪些主要途径？

答：

分辨率与数值孔径和波长的关系为，R=K1λ/NA。

根据这个关系，提高光刻分辨率的途径有三个，分别是降低K1、减小波长和增大NA。

减小分辨率增强因子K1，可通过移相掩模（PSM）、光学临近修正（OPC）等方法和手段来实现。

减小波长，可由紫外光到深紫外光，再到下一代光源，如极紫外、X射线、电子束等更短的光源，如从I线（365nm）、248nm到193nm等不断降低；

提高数值孔径NA，采用更大半径的凸镜（增大透镜直径）、更小的DOF（焦深）以及浸没式曝光等方法与手段来实现。

第八次作业

19.为什么现代集成电路制造技术的曝光工艺采用Stepper方式?

20.简述移相掩模的原理、作用、及材料。

答：

移相掩膜（PSM：

Phase-ShiftMask）的原理是在Mask（掩模板）的透明图形上增加一个透明的介质层-移相器，由于移项器材料的折射率与掩模板透明基材不同，从而使光通过移相器后相位与相邻的透明掩模板基材相位差为1800。

根据光的干涉原理，两束相位差为1800的衍射光发生相消干涉，从而可消除衍射效应。

所以，PSM的作用是消除图形边缘的光衍射，达到提高图形的分辨率的密度。

根据光学原理，相位差Q与PSM的折射率、厚度及光波长的关系如下。

Q=2πd/λ（n-1）（5）

式中，d是PSM的厚度，λ是光波长，n是PSM的折射率。

PSM材料有有两类：

1）有机材料：

以光刻胶为主，例如聚甲基丙烯酸甲酯（PMMA胶）；2）无机材料：

例如SiO2薄膜。

21.对比分析湿法刻蚀与干法刻蚀在腐蚀的选择性、各向异性、特征尺寸、工艺成本、产量等方面的优缺点。

答：

1）选择性：

湿法高，干法适度且可控；2）各向异性：

干法高，湿法低；3）特征尺寸：

干法非常小，湿法大于3微米；4）工艺成本：

干法高，湿法低；5）产量：

湿法高干，法适度且可控。

5）速率：

湿法高，干法适度且可控；

第九次作业

22.多晶硅、氧化硅、氮化硅干法刻蚀中采用哪些刻蚀气体，其主要有很强的化学活性的腐蚀基是哪一种？

其刻蚀过程的主要反应原理？

答：

多晶硅、氧化硅和氮化硅干法刻蚀的刻蚀气体都是含F的刻蚀剂，例如，CF4、CHF3、C2F6、SF6、C3F8等。

无论是哪种刻蚀剂，其主要的腐蚀成分是F*基，它具有很强的化学活性。

其刻蚀过程的主要化学反应如下。

1）多晶硅：

F*+Si→SiF4↑

2）氧化硅：

F*+SiO2→SiF4↑+O2↑

CF3*+SiO2→SiF4↑+CO↑+CO2↑

3）氮化硅：

Si3N4＋F*→SiF4↑+N2↑

23.在VLSI中，为什么要采用Cu互连及多层金属化技术？

答：

按照摩尔定律，随着器件的特征尺寸不断减小，VLSI的规模（集成度）也不断增加。

相应地，VLSI的互连线也不断增加。

因而其延迟也将随器件尺寸的缩小而增加。

到了亚微米尺寸，其VLSI的互连延迟将远远大于器件的栅（门）延迟，如图9.18所示。

互连延迟用RC常数来表征，即

RC=（ρεl）/（tmtOX）（6）

式中，ρ-互连线电阻率，l-互连线长度，ε-介质层介电常数，tm-是栅材料的厚度，tOX是栅介质（SiO2）的厚度。

由式（4）可知，若要降低RC，其中之一就要选取电阻率低的互联线材料，而Cu的ρ=1.72μΩcm，比传统Al互连低得多（Al，ρ=2.82μΩcm）。

由于VLSI的互连线面积占主要，其时延常数RC占主要。

采用多层互连结构，可减小每层互连线的长度，也降低了每层互连线的面积，从而达到了降低互连延迟的目的。

如图9.13所示，在相同集成度（门数）下，随着互连线层数的增加，互连面积所占百分比有较大幅度的降低。

24.简述电迁移的现象、机理及影响？

答：

电迁移现象：

在阳极端堆积形成小丘或须晶，造成电极间短路；在阴极端形成空洞，导致电极开路。

电迁移机理：

大电流密度下，导电电子与铝金属离子发生动量交换，使金属离子沿电子流方向迁移。

改进电迁移的方法：

1）“竹状”结构：

晶粒间界垂直电流方向。

2）Al-Cu/Al-Si-Cu合金：

Cu等杂质的分凝降低Al在晶粒间界的扩散系数。

3）三层夹心结构：

两层Al之间加一层约500Å的金属过渡层，如Ti、Hf、Cr、Ta。

4）新的互连线：

Cu。

•第十次作业

25.分析比较CMOS工艺和双极工艺中各种隔离的优缺点。

答：

1）CMOSIC工艺的各种隔离：

a.场氧隔离：

这是CMOS工艺最早的隔离，优点是工艺简单，缺点是隔离面积大、台阶高；

b.局部氧化隔离（LOCOS）：

这是1980，s的隔离工艺，相比场氧，LOCOS的优点是可以减小表面的台阶高度，并且可一次光刻完成。

其缺点是鸟嘴侵蚀有源区、不利于后序工艺中的平坦化、杂质重新分布等。

c.浅槽隔离（STI）：

这是1990，s的隔离工艺，是一种全新的隔离方法，是0.25μm以下工艺的标准隔离技术。

相比LOCOS，其优点是隔离面积小、无鸟嘴、无台阶，其缺点是工艺复杂。

2）双极IC工艺的隔离

a.pn结隔离：

这是传统双极IC工艺的隔离技术，也是标准埋层标准埋层收集极双极IC工艺的隔离方法。

其优点是工艺简单；缺点是：

隔离区较宽，使IC的有效面积减少；隔离扩散引入了较大的收集区-衬底和收集区-基区电容，不利于集成电路速度的提高。

b.深槽隔离：

这是双极IC工艺的先进隔离技术，其优点是：

大大减少了器件