数字频率计的设计与实现.docx

数字频率计的设计与实现.docx

《数字频率计的设计与实现.docx》由会员分享，可在线阅读，更多相关《数字频率计的设计与实现.docx（11页珍藏版）》请在冰豆网上搜索。

数字频率计的设计与实现

目  录

1.引言  1

2．设计任务书  1

3.数字频率计基本原理  1

3.1设计思路  1

3.2原理框图  2

4.  设计步骤及实现方法  2

4.1  信号拾取与整形  2

4.2计数电路  3

4.3锁存电路  5

4.4译码显示电路  6

4.5时钟电路及波形设计  7

5总体电路图及工作原理  10

6 元器件的检测与电路调试缺点分析  12

7心得体会  12

参考文献  13

1.引言

数字频率计是一种基础测量仪器，在许多情况下，要对信号的频率进行测量，利用示波器可以粗略测量被测信号的频率，精确测量则要用到数字频率计。

本设计项目可以进一步加深我们对数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计与调试的方法和步骤。

2．设计任务书

1、设计题目：

数字频率计

2、设计出一个数字频率计，其技术指标如下：

（1）频率测量范围：

10～9999Hz。

（2）输入电压幅度>300mV。

（3）输入信号波形：

任意周期信号。

（4）显示方式：

4位十进制数显示。

（5）电源：

220V、50Hz。

3、给定仪器设备及元器件

示波器、音频信号发生器、逻辑笔、万用表、数字集成电路测试仪、直流稳压电源。

4．电路原理要求简单，便于制作调试，元件成本低廉易购。

3.数字频率计基本原理

3.1设计思路

（1）利用光电开关管做电机转速的信号拾取元件，在电机的转轴上安装一圆盘，在圆盘上挖一小洞，小洞上下分别对应着光发射和光接受开关，圆盘转动一圈既光电管导通一次，利用此信号做为脉冲计数所需。

（2）计数脉冲通过计数电路进行有效的计数，按照设计要求每一秒种都必须对计数器清零一次，因为电路实行秒更新，所以计数器到译码电路之间有锁存电路，在计数器进行计数的过程中对上一次的数据进行锁存显示，这样做不仅解决了数码显示的逻辑混乱，而且避免了数码显示的闪烁问题。

（3）对于脉冲记数，有测周和测频的方式。

测周电路的测量精度主要受电路系统的脉冲产生电路的影响，对于低频率信号，其精度较高。

测频电路其对于正负一的信号差比较敏感，对于低频率信号的测量误差较大，但是本电路仍然采用测频方式，原因是本电路对于马达电机转速精度要求较低，本电路还有升级为频率计使用，而测频方式对高频的精度还是很高的。

时钟实现方法很多，本电路采用晶振电路，已求得高精度的时钟需求。

3.2原理框图  

图3-1 系统框图

4.设计步骤及实现方法

4.1信号拾取与整形

图4-1信号拾取基本原理图

电路核心由一个光电开关管组成，平时电机转轮静止，发光二极管所发出的光被轮子挡住，所以接收管处于截止状态，1端为高电平。

当电机转动一圈，会使接收管导通一次，1端输出一个低电平，1端波形

在实际电机工作状态中，会受到各方面的干扰，波形会存在许多杂波成分，需要对波形进行处理，处理成符合记计数器所需要的矩型波。

波形处理电路有一个施密特触发器组成，如上图。

当输入电压逐步升高时，致使VI>施密特上VT+，内部触发器发生翻转。

当VI逐步下降时，致使VIVT-。

所以只要VIVT+电路就稳定在高电平，这样就有效的防止了杂波的干扰，并使输出得到矩形脉冲，符合了下级计数的需求。

本施密特触发器选用40106，管脚如下，可以看出内部含有六路同样的施密特触发器，

我们只使用其中一组，

图4-3　本施密特触发器选用40106管脚

4.2计数电路

本电路采用四个同步计数器接成串行工作方式，查数字电路产品资料后，准备采用CD4518，管脚如下图，该IC是一种同步加数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别是⑴~⑺和⑼~⒂。

该计数器是单路系列脉冲输入（1或2脚；9或10脚），4路BCD码输出（3~6脚；11~14脚）。

其工作波形如下：

图 4-4                 图4-5

从4518应用手册给出的真值表看出，CD4518有两个时钟输入端CP和EN（ENABLEA或B），若用时钟上升沿触发，信号从CP端输入，此时EN端接高电平“1”，若用时钟下降沿触发，信号从EN端输入，此时CP端应接低电平“0”，不仅如此，清零端（RESET）也应该保持低电平“0”，

只有满足了这些条件，电路才会处于计数状态。

图4-6

我们还从真值表里可以得出，利用EN端下降沿触发的特点组成N位十进制计数器。

从波形分析，当输入端的计数脉冲到第10个时，电路自动复位0000状态，因为4518没有进位功能的引脚，所以应该充分利用第6或14脚输出脉冲的下降沿，利用该脉冲和EN端相连，就可以实现电路进位的功能，根据分析结果，电路设计如下：

图4-7

4.3锁存电路

锁存集成有电平和边沿触发之分，设计时要充分考虑进去，内部构造大都采用D触发器形式，使用电平或者脉冲方式来触发。

而从前面的分析看，本次设计的锁存电路必须采用边沿触发方式的集成电路来实现，因为假如采用电平方式的话，那么在秒脉冲的正半周（既高电平）会使锁存器一直处于导通状态，不能正常显示测量值。

因此采用边沿触发就可以在极短的时间内将所需要的数据进行传送，而在其它时间内处于封闭状态。

查阅数据集成资料并，发现8D锁存器74LS324正适合要求，这款集成多在计算机电路中运用，而且容易购买，此集成为20脚封装，内部有8个D锁存器，采用两个这样的集成便可以实现4位10进制的的数据传输，它以上升沿作为CP端（即CLK）的有效触发，将8个D输入同时打到输出Q端，在输出端加有三态驱动，其内部其管脚排列如下右图，内部构造（单个D触发器）如下右图

图4-7                 图4-8

从此集成参数和真值表（如下），在其

（1）脚使能端加上低电平才能有效得使输出端得到所需的数据，其他状态不传送数据，也可从上图分析此

（1）脚是控制三态门的，相当于电路的通断开关，只有接低电平，电路才能正常工作。

图4-9

4.4译码显示电路

市场上比较多见数码显示器件是LED数码管，它有亮度高、售价低等特点，非常适合本电路制作。

数码管的外形尺寸和内部构造如图所示，

图4-11              图4-12

主要参数如下：

1.6V~4.2V；功耗≤400mW，工作电流≤10mA；分共阳共阴两种极性，本电路选用共阴。

其引脚按顶视图的

（1）脚开始，顺时针读数，（3）脚和（8）脚为公共脚，其中（5）脚为小数点，本电路不做连接。

引脚分别如下：

图4-13

根据管脚分布和译码参数及管脚分布，电路设计如下：

图4-15电路图

4.5时钟电路及波形设计

根据以上各电路功能模块的需求，时钟电路总共需要产生两路输出信号，一路是频率为1秒的标准矩形脉冲，利用其上沿对锁存器进行锁存，另一路是计数器的清零脉冲，要求脉冲宽度≥250ns才可以有效得将计数器清零，频率仍然是1秒。

各部分设计如下：

1）时钟产生电路

时钟产生方式很多，可以由各种门电路，环谐振电路，也可以由触发器、555集成构成，谐振可以是电容，晶体。

为了电路调试方便，综合条件，采用CMOS集成加晶振，晶振采用平常较为多见的时钟晶振，谐振频率为32.786k。

查阅数据集成资料，发现CD4046符合各方面的要求，它内部含有14级的二进制串行计数器，可以进行214分频，32.768k谐振频率经过内部14级计数器214=16372分频后可以得到2HZ的精确频率。

现在所需要的1秒的时钟，因此2HZ的脉冲需在经过一个二分频电路就可以输出准确1秒脉冲。

左图便是CD4060的应用接线图，（11）和（10）脚内部电路和外围组成典型的石英晶体门振荡电路，产生32.678KHZ的频率信号进入14级计数器后，在3脚输出2HZ的频率方波。

C1和C2做频率微调，输出频率主要取决于石英晶体。

图 4-16

对于2HZ的方波仍然无法让电路正常工作，需要进行2分频才能产生1秒的时钟，因此本电路设计一个JK触发器进行2分频，分频后的方波可以直接用来控制锁存电路的工作。

本电路采用CD4027作为2分频的器件，其管脚分布为：

从左图可知，内部含有两套相同的JK触发器，

（1）和

（2）为输出端，（3）脚为前级时钟输入，（4）和（7）脚分别是更新和复位脚，本电路要将其接低电平，（5）和（6）脚为JK端，需接高电平。

从

（1）脚输出的信号既是所需要的1HZ方波。

图4-17

2）单稳态设计

从4027第（3）脚输出的方波仍然无法进行正常清零的工作，此脚需要接一单稳态处理后才能进行清零。

从前面的设计需求出发，单稳态电路输出的波形宽度至少要达到250ns才能正常清零。

查询有关集成库发现CD4528是一种双可重触发单稳态器件，它的管脚及真值表分别如下：

图4-18

CD4528里同样有两组单稳态电路，

（1）和

（2）是微分定时输入，（3）脚是使能端，（4）和（5）组成与门电路，（5）脚与（4）脚反相，因为此电路只需要一只脚输入端，我们使用（4）脚同相端输入，将（5）脚接高电平即可。

（6）和（7）是输出端。

根据真值表，需要将第（3）脚即clear脚接高电平，电路接线如下：

左图R3和C3组成微分定时，单稳态输出波形宽度为=0.2*R3*C3*（VDD-VSS），本电路由10K和0.01UF组成，输出TW宽度为25us（标准值）,远远满足计数器所需要的250ns的时间宽度。

2HZ信号从（4）脚输入，250ns方波从第6脚输出至计数器清零端。

图4-19

根据以上分析画出时钟电路总接线图，如下所示：

图4-20

5总体电路图及工作原理

1）          根据设计所需，列主要器件清单：

器件名称：

用处及规格

数量

ICCD40106

整形

1

ICCD4518

计数

2

IC74LS374

锁存

2

ICCD4543

译码

4

ICCD4060

时钟产生

1

ICCD4027

2分频

1

ICCD4528

单稳态

1

光电开关管

1

晶振

32.768k

1

LED数码显示

4

表5-1

除此外电容电组若干，供电电源等未列入清单。

严格按所电路设计实施制作，力求一次成功。

但在制作调试过程中仍遇到很大的困难。

调试过程记录如下：

（a）数码显示错误

测量电压发现数码段显示错误，比如目标显示5，而实际显示3，分别测量数码管的f端和b端，发现管脚在制作印刷电路板f脚和b脚换位，以至产生此错误，互换后正常。

（b）数码显示高低位数错误

这是在设计初期没有想到的问题，protel布线后出来应该是反面辅铜板的线路，在制作时就非常注意这个问题。

（c）无法更新显示

也就是在脉冲的上沿到来时，锁存器没有被触发，无法传递数据。

检查CD4027

（1）脚电压，发现没有秒脉冲，也就是说就没有高电平的上沿，当然锁存器也就无法得到触发脉冲。

（d）时钟电路的调试

借助于频率计对CD4060进行测量，为不影响振荡工作，应该选择适当的引脚进行测量，最后选择在7端或者5端进行测量（7端标准频率为2048HZ，5端为1024HZ）。

微调可变电