59秒自动计数器的设计与实现毕业设计.docx

59秒自动计数器的设计与实现毕业设计.docx

《59秒自动计数器的设计与实现毕业设计.docx》由会员分享，可在线阅读，更多相关《59秒自动计数器的设计与实现毕业设计.docx（39页珍藏版）》请在冰豆网上搜索。

59秒自动计数器的设计与实现毕业设计

毕业设计

59秒自动计数器的设计与实现

摘  要:

数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站,码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表,钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒。

一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。

关键词：

译码显示 计数器 频率发生器

Will:

adigitalclockispickedbydigitalcircuit,pointstorealize,SEC.Thetimer.Digitaldisplay,widelyusedinindividualfamily,station,wharfandpublicplacessuchasoffice,aspeopledailylifenecessities,duetothedevelopmentofdigitalICquartzcrystaloscillatorandextensiveapplicationofthedigitalclock,precision,farmorethanoldclocksandwatchesforproductionofdigitallifebroughtgreatconvenience,andgreatlyexpandedtheclockchimeoftheoriginalfunction.Adigitalclockisa"time",and"points","thesecondman,"inthevisualdisplayofthetimerorgans.It'stimefor24hours,showperiodforthefullscale23when5959seconds.Abasicdigitalclockcircuitmainlybythesecondsignalgenerator,"when,minutesandseconds,"counters,decoderandmonitor.

Keywords:

decodingdisplaycounterfrequencygenerator

2系统分析与设计...............................................................6

2.2完整电路图和工作原理...........................................................................................16

4数字钟的设计与制作................................................................30

前言

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒。

一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，计数器和定时器组成。

干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来 

1方案设计与论证

1.1方案设计

一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。

干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。

方案一：

首先构成一个CB555定时器产生震荡周期为一秒的标准秒脉冲，由74LS160采用清零法分别组成六十进制的秒记数器、六十进制分记数器、二十四进制时记数器。

使用CB555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。

使用74LS48为驱动器，BS201A数码管作为显示器，。

方案二：

首先构成一个CB555定时器产生震荡周期为一秒的标准秒脉冲，由74LS160采用置数法分别组成六十进制的秒记数器、六十进制分记数器，二十四进制时记数器采用清零法。

使用CB555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。

使用74LS48为驱动器，BS201A数码管作为显示器。

1.2论证

方案一和方案二的设计都很正确，但是方案二在60进制计数器上采用的是置数法，比方案一效果要好。

因为清零法在计数进位上不稳定，需要加一个触发器，效果就会非常好，但是本着设计简单，效果稳定的前提下采用方案二。

通过数字钟方框图和原理图可以看出，秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。

1.3数字钟的组成框图

数字钟的组成框图如图1-1所示。

图1-1 数字钟方框图

1.3.1定时器

定时器由CB555得到1Hz的矩形波信号供秒计数器进行计数.分频器实际上也就是计数器。

1.3.2时间计数器电路

时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器。

1.3.3译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。

1.3.4数码管

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管,本设计提供的为LED数码管。

2系统分析与设计

2.1单元电路设计和器件选择

2.1.1定时器

定时器采用555定时器，它是一种数字、模拟混合型的中规模集成电路，应用十分广泛。

它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。

其电路类型有双极性和CMOS型两大类，二者的结构和工作原理类似。

二者的逻辑功能和引脚排列完全相同，易于互换。

该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。

图2-1 555定时器内部原理图

表2-1 CB555的功能表

为了提高电路的带负载能力，还在输出端设置了缓冲器G4。

如果将端经过电阻接到电源上，那么只要这个电阻的阻值足够大，为高电平时也一定为高电平，为低电平时也一定为低电平。

555定时器能在很宽的电源电压范围内工作，并可承受较大的负载电流。

双极性555定时器的电源电压范围为5～16V，最大的负载电流达200mA。

CMOS型7555定时器的电源电压范围为3～18V，但最大负载电流在4mA以下。

可以设想，如果使和的低电平信号发生在输入电压信号的不同电平，那么输出与输入之间的关系将为施密特触发特性；如果在加上一个低电平触发信号以后，经过一定的时间能在端自动产生一个低电平信号，就可以得到单稳态触发器；如果能使和的低电平信号交替地反复出现，就可以得到多谐振荡器。

555电路的引脚排列图如图2-2555定时器引脚排列图

555定时器管脚图引脚图

内容来自chn-

图1-1555定时器引脚排列图

利用555定时器构成多谐振荡器，按下图图2-3 555定时器构成多谐振荡器连线。

 图2-3 555定时器构成多谐振荡器

通过调节RW来7端的电压大小从而改变输出端3电压Vo的波形。

T1=（Rw+R）Cln2       

T2=RCln2    

T=T1+T2=（Rw+2R）Cln2    

当R=47K,C=10uF。

由公式得当Rw=47K时输出端输出震荡频率为1Hz。

周期是1秒，即可作为秒的脉冲输入标准秒脉冲。

2.1.260进制计数器

60进制计数器有2片74LS160和74LS00连接而成。

74LS00是2输入四与非门，其管脚图如下

图2-474LS00管脚图

74LS00在此电路中是为了到23或59以后再进位时进行置零。

可以用于置数法和清零法的反馈。

74LS160引脚图如下图2-574LS160引脚图所示。

图2-5 74LS160引脚图

表2-2 74LS160功能表

利用74LS160和74LS00即可以组成60进制计数器作为分和秒计数器，60进制计数器接线如下图。

其中输出的脉冲作为下一个计数器的脉冲输入。

采用的是置数法连接电路。

图2-6 60进制原理图

第一片的74LS160的输出C经74LS00反向后接第二片的CP,当第1片的计数到9时,C输出高电平,此时第2片计数器CP=0,当下一个秒脉冲到达时第1片变为0,第2片变为CP脉冲成为上升沿,第2片计数器计数为1。

这样一直计数下去当计数到50以后,第2片计数器的LD接第2片的计数器输出接了74LS00的Q0和Q2对应的反向输出此时为LD=0,下一个脉冲到达第1片时，第1片计数从0开始计数，当第1片计为9时，第2片计数变为0；因为下一秒第1片将给第2片了一个CP脉冲，第2片的计数器输出接了74LS00的Q0和Q2对应的输出,并且第1片给第2片一因此在变为6的瞬间置零,也变为0,达到了计60的目的。

2.1.324进制计数器

24进制计时器是由2片74LS160和74LS00连接而成4LS160和74LS00的功能、管脚图和上面2-660进制计数器的一样。

利用74LS160和74LS00即可以组成24进制计数器作为分和秒计数器，24进制计数器接线如下图。

采用的是清零法连接电路。

图2-7 24进制原理图

24进制计数器开始计数时与60进制完全相同,第一片的74LS160的输出C接第二片的ET和EP,当第1片的计数到9时,C输出高电平,此时第2片计数器开