密码锁数电课程设计.docx
《密码锁数电课程设计.docx》由会员分享，可在线阅读，更多相关《密码锁数电课程设计.docx（14页珍藏版）》请在冰豆网上搜索。
密码锁数电课程设计
电子技术课程设计报告
设计课题：
电子密码锁电路
学院：
电子信息工程学院
专业班级：
电气081502
姓名：
韦福民
学号：
200815010221
指导老师：
闫晓梅
一.设计任务与要求：
设计一个电子锁及门铃电路，要求：
1、其密码为8位二进制代码，开锁指令为串行输入码；
2、开锁输入码与密码一致时，锁被打开；
3、当开锁输入码与密码不一致时，则报警；
4、设置一个系统复位开关，所有的时间数据用数码管显示出来
二.总体框图
开锁
译码电路
编码电路
单稳态触发器
→
编码电路
单稳态触发器
→→
↓
报警
三．所用的器件和原理
组号
器件类型
数量〔单位：
个〕
1
555定时器
3
2
74LS194
2
3
74LS85
2
4
74LS04
2
5
74LS08
1
6
74LS00
1
7
74LS160
2
8
电阻等
1．LM555CN的内部原理图如下所示
LM555CN性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡
器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
LM555CN的内部结
构可等效成23个晶体三极管.17个电阻.两个二极管.组成了比较器.RS触发器.
等多组单元电路.特别是由三只精度较高5k电阻构成了一个电阻分压器.为上.
下比较器提供基准电压.所以称之为555.
LM555CN的逻辑功能表如下图
输入
输出
R
VI1
VI2
V0
TD状态
0
x
x
低
导通
1
>2/3Vcc
>1/3Vcc
低
导通
1
<2/3Vcc
>1/3Vcc
不变
不变
1
<2/3Vcc
<1/3Vcc
高
截止
1
>2/3Vcc
<1/3Vcc
高
截止
LM555CN引脚图介绍如下：
1地GND.2触发.3输出.
4复位.5控制电压.6门限（阈值）.7放电.
8电源电压VCC
管脚图如下：
2.移位寄存器74LS164
移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作
用下，能够把寄存器中的数依次向右或向左移。
它是一个同步时序逻辑电路,根
据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种；根
据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－
并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构。
74LS164是8位串入并出的移位寄存器，其内部结构与引脚排列如下图。
74LS164由8个具有异步清除端的SR触发器组成，具有时钟端CP、清除端CLR、串行输入端A和B、8个输出端。
74LS164的内部逻辑电路图
输入端A和B之间是与逻辑关系，当A和B都是高电平时，相当于串行数据端接高电平，而其中若有一个是低电平就相当于串行数据段接低电平，一般将A和B端并在一起使用。
下表为74LS164的功能表。
74LS164的功能表
从其功能表可以看出，只要RD=0，移存器无条件清0。
只有当RD=1，CP上升沿到达时，
电路才可能按S1S0设置的方式执行移位或置数操作：
S1S0=11为并行置数，S1S0=01为右移，
S1S0=10为左移，时钟无效或虽然时钟有效，但S1S0=00则电路保持原态。
3．数据比较器74LS85
在一些数字系统当中经常要求比较两个数值的大小。
为完成这一功能所设
计的各种逻辑电路统称为数值比较器。
例如，A.B是两个4位二进制数A3A2A1A0和B3B2B1B0,进行比较的话，应该
首先比较高位的A3和B3，如果A3＞B3,那么不管其他几位数码各为何值，肯定
A＞B．反之，若A3＜B3，则不管其他几位数码为何值，肯定A＜B。
如果A3﹦B3，
这就必要通过比较下一位数A2和B2的大小来判断A和B的大小了。
依此类推，
肯定能比较出结果来。
如果A.B是两个多位数的高4位数，那么，当A.B相等时，就需要以低位的
比较结果来决定两个数的大小了。
根据上面的原理，可以得出A＞B，A＜B，A﹦
B的逻辑函数式了。
74LS85就是这样的4位数值比较器。
我们就得到了表示A>B、AY（A>B）=A3B3’+（A3⊙B3）A2B2’+（A3⊙B3）（A2⊙B2）A1B1’
+（A3⊙B3）（A2⊙B2）（A1⊙B1）A0B0’
+（A3⊙B3）（A2⊙B2）（A1⊙B1）（A0⊙B0）I（A>B）
Y（A+（A3⊙B3）（A2⊙B2）（A1⊙B1）A0’B0
+（A3⊙B3）（A2⊙B2）（A1⊙B1）（A0⊙B0）I（AY（A=B）=（A3⊙B3）（A2⊙B2）（A1⊙B1）（A0⊙B0）I（A=B）
I（A>B）I（A相比较的两数都只有4位，没有来自低位的比较结果时，应令I（A>B）=I（AB、AB或AB”,因此又得到如下关系式：
Y（A>B）=（Y（AY（AB）+Y（A=B））’
74LS的功能表
74LS85的管脚图
4．十进制计数器74LS160
当R′=LD′=1,而EP=1时，这时的输出均为0，亦即处在J=K=0的状态，所以CLK信号到达时他们保持原来的状态不变。
同时C的状态业得到保持。
ET=0，则EP无论为何状态，计数器的状态也将保持不变，但这时进位输出C=0。
当R′=LD′=EP=ET=1时，电路工作在计数状态。
从电路的0000状态开始连续输出16个计数脉冲时，电路将从1111状态返回0000状态，C端从高电平跳至低电平。
可以利用C端输出的高电平或下降沿作为进位输出信号。
在同步置零的计数器电路中，R′出现低电平后要等下一个CLK信号到达时才能将触发器置零。
计数器的种类繁多，作用也很多，在这里主要是用计数器的定时和对时钟脉
冲计数。
四.功能模块
1.单稳态触发器
单稳态触发器有三个重要的特点：
（1）.它有稳态和暂稳态两个不同的工作状态；
（2）.在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，再自动返回稳态；
（3）.暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲无关。
这是一个单稳态触发器，开关键space每闭合一次触发一下，由此可以产生暂稳态脉冲，通过控制开关space的闭合就可以产生所需要的脉冲。
2．数据比较器
这是由两个74LS85芯片组成的8位数据比较器，对于总体电路来说这是一个译码电路，U3的B0.B1.B2.B3接口接低电平，端口A＜B.A﹦B.A＞B也分别接在U2的端口A＜B.A﹦B.A＞B上。
U2的A﹦B.B0.B1三个端口接高电平，端口A＜B.A＞B.B2.B3接低电平，即初始设定的密码是00000011，当由U2.U3的输入端口A0.A1.A2.A3输入的密码与设定的初始密码一致时，U3的输出端口A﹦B输出高电平。
3．移位寄存器
这是由74LS194组成的移位寄存器，其中U1.U2的CLK端均接在模块1单稳态触发器的输出端口3处，U1的SR端口接在开关JI.J2的中间处，其中J2接低电平，J1接高电平，两芯片的SO.S1分别并联后接低电平和高电平，通过选择开关JI.J2的接通情况和脉冲信号触发达到向电路输入密码的功能。
五.总体设计电路图
通过开关0和1的选择，并且同时控制开关J3键space的合闭，向移位寄存器74LS194移进脉冲，最后由数据比较器74LS85对所移进的数据和所设定的密码相比，当密码正确时，灯X1亮，并表示门开；当密码不正确时，灯X4亮，并表示报警。
开关J4是复位开关，当其闭合时，所有数据清零。
例如：
开关J1闭合J2.J4断开，即接了低电平，这时控制开关J3键space，使其闭和六次，即让数码显示管LED显示管示数6为止，然后断开开关J1，闭合开关J2，此时在来回闭合开关J3两次，即使数码显示管的示数为8，此时电路输入的密码是00000011，经过数据比较器电路的比较，发现与设定的密码相符，这个时候灯X1亮-表示门锁开。
如果输入的密码是11111111的话，则灯X4亮。
六．心得体会
在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。
接线的时候一定要细心,不要接错,同时也要学会如何判别芯片的好坏,要是芯片坏了即使接线再正确也出不来结果。
对设计图要仔细考虑电极不能接错，例如电容器上的标记方向要易看可见。
考虑是否可行，尤其进位
着重看看进位的输出脉冲CP是否正确。
通过这次课程设计学习，让我对各种电路都有了大概的的了解，学会常用绘图软件的使用。
所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解，才会有收获。
升级会员 