华中科技大学数字逻辑实验报告.docx
《华中科技大学数字逻辑实验报告.docx》由会员分享，可在线阅读，更多相关《华中科技大学数字逻辑实验报告.docx（18页珍藏版）》请在冰豆网上搜索。
华中科技大学数字逻辑实验报告
华中科技大学
计算机科学与技术双学位
数字逻辑实验报告
实验一组合逻辑电路的设计（第2-5页）
实验二同步时许逻辑电路设计（第6-10页）
实验三控制电路的设计（第10-12页）
总结（第13页）
学校：
华中农业大学
姓名：
尹传林
学号：
2009301200906
班级：
植物科学技术学院植物保护专业0905班
指导老师：
熊自立
完成时间：
2011年4月4号到2011年4月23号
实验一组合逻辑电路的设计
一、实验目的
1掌握组合逻辑电路的功能测试.
2验证半加器和全加器的逻辑功能。
3学会二进制的运算规律。
二、实验器材
74LS00二输入四与非门74LS04六门反向器
74LS08二输入四与门74LS10三输入三与非门
74LS86二输入四异或门
三、实验内容
内容A一位全加全减器的实现。
电路做加法还是做减法由S控制。
当s=0时做加法运算，s=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，F1和F2为合数和向上位的进位。
当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，F1和F2为差数和向上位的借位。
内容B舍入与检测电路的设计。
用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。
当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：
四、实验步骤
内容A一位全加全减器的实现。
由要求可得如下真值表：
F1的卡诺图为：
F2的卡诺图为：
化简得F1=A
B
C,F2=
.
由F1和F2表达式画出电路图如下：
根据电路图，连接电路。
接线后拨动开关，结果如图：
输入
输出
ABC
加法S=1
减法S=0
F1
F2
F1
F2
0
0
0
0
0
0
0
0
0
1
1
0
1
1
0
1
0
1
0
1
1
0
1
1
0
1
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
0
0
1
1
1
1
1
1
1
内容B舍入与检测电路的设计。
由题意，列出真值表如图：
A
B
C
D
F1
F2
0
0
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
1
1
0
0
0
1
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
0
0
1
0
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
F1卡诺图如下：
F2卡诺图如下：
化简卡诺图得F1=
F2=A
B
C
D.
由此画出电路图如下：
按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。
每输出一个代码后观察显示灯，并记录结果如下表：
A
B
C
D
F1
F2
0
0
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
1
1
0
0
0
1
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
0
0
1
0
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
五、试验体会
1.第一次做实验，感觉有点紧张，但感觉也蛮有趣和挑战力的。
2.磨磨刀不误砍柴工，先测试灯还有开关以及导线。
3.化简包含无关变量的逻辑函数时，，由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能，因此在化简时，利用这种任意性可以使逻辑函数得到更好的化简，从而使设计的电路得到更简
4.多输出函数的组合逻辑电路，因为各函数之间往往存在相互联系，具有某些共同部分，因此应当将它们当做一个整体来考虑，而不应该将其截然分开。
在化简时应该找出各输出函数的公共项，以便在逻辑电路中实现对逻辑门的共享，从而使逻辑电路结构最简。
5.做完实验后感觉很开心，很有成就感。
实验二同步时许逻辑电路设计
一、实验目的
掌握同步时序逻辑电路的设计方法，验证所设计的同步时序逻辑电路，加深对“同步”“时序”两个名词的理解。
二、实验器材
74LS74双D触发器组件两片74LS73JK2负沿双触发器组件2片
74LS00二输入四与非门组件2片74LS02二输入四或非门组件1片
74LS10三输入三与非门组件1片74LS86二输入四异或门组件1片
74LS04六门反相器组件2片
三、实验内容
内容A：
利用所给组件，设计一个同步模四可逆计数器，框架图如图：
X为控制变量，X=0时进行加1计数，X=1进行减1计数，y2、y1为计数状态，Z为进位或借位输出信号。
内容B:
利用所给组件按mealy型或moore型同步时序逻辑电路设计的方法设计一个1001序列检测器，其框图如图所示：
该电路的逻辑功能是：
在输入端X串行输入随机二进制代码，每当输入的代码中出现1001序列时，在输出端Z产生一个高电平，即Z=1，其他情况Z=0。
典型输入输出序列如下：
X：
010*********
Z：
0000100000001001
四、实验步骤
内容A：
设计同步模4可逆计数器。
1.由题意，可画出状态图:
2.由此可确定状态表如下：
现态
y2y1
次态y2n=1y1n=1
X=0
X=1
0
0
0
1
1
1
0
1
1
0
0
0
1
0
1
1
0
1
1
1
0
0
1
0
3.确定激励函数并化简。
采用D触发器，有状态表和触发器激励表可作出激励函数和卡诺图。
y1\xy2
00011011
0
1
1
1
1
1
D2=x
y2
y1
y1\xy2
00011011
0
1
1
1
1
1
D1=y1
y1\xy2
00011011
0
1
1
1
1
1
Z=x—y2—y2+—xy2y1=x—y2—y2·—xy2y1
4.根据化简结果，画出电路图：
5.测试
输出响应序列为：
x111100000
y2011000110
y1010101010
y2n=1110001100
y1n=1101010101
Z000100010
内容B:
设计1001序列检测器.
1.作出原始状态图：
设A为初态，B为1态，C为10态，D为100态
状态表如图：
现态
次态/输出
x=0
x=1
A
A/0
B/0
B
C/0
B/0
C
D/0
B/0
D
A/0
B/1
2.用00，,01,11,10分别表示A、B、C、D四种状态，并选用D触发器，可列出激励函数和输出函数真值表如下：
输入
现态
次态
激励函数
输出
X
y2
y1
y2n+1y1n+1
D2D1
Z
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
0
0
1
1
1
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
0
1
0
1
1
0
0
1
0
1
1
卡诺图如图所示：
y1\xy2
00011011
0
1
1
1
D2=y1—x
y1\xy2
00011011
0
1
1
1
1
1
1
D1=x+—y2y1=—x—y2y1
由真值表可以看出Z=y2—y1x
3.由激励函数和输出函数表达式，画出电路图如下：
4.测试：
将电路的输入端X接至实验台数据开关Ki,拨动开关输入二进制代码,电路的输入端接实验台显示灯Li.
将电路的时钟脉冲接至实验台单脉冲Pi，每拨动一次开关按一下单脉冲键，以便将给定输入序列送入检测器，同时记下显示灯Li的状态，以检查是否满足要求。
输入输出结果为：
X：
0100101011001001
Z：
0000100000001001
五、实验体会：
1.这次总体感觉比实验一的组合逻辑实验难，压力有点大。
2.由于实验前没有很好的预习，临上战场后才开始看，搞得手忙脚乱，临阵磨枪，在紧张的气氛中错误频发，所以花了很久才把实验做完。
所以凡事都要提前准备，才能事半功倍。
3.实验过程中应该严格按操作步骤一步一步来，要严谨细心。
4.实验过程中会有许多客观因素影响实验，比如实验平台自生问题，按下脉冲却吧产生脉冲，要学会排除这些问题的一般方法，善于思考。
实验三控制电路的设计
一、实验目的
了解控制器的基本结构，进一步理解控制器在数字系统中的作用。
二、实验器材
四位同步可预置可逆计数器组件2片，型号为74LS193；
二输入四“与非”门组件1片，型号为74lS00；
三输入三“与非”门组件1片，型号为74LS10；
六门反相器组件1片，型号为74LS04；
二输入四“或非”门组件1片，型号为74lS02。
三、实验内容及步骤。
内容一时钟脉冲控制器的设计。
用所给的组件设计一个时钟脉冲控制器，其框图如图4.6.1所示。
图4.6.1所示的控制器的逻辑功能是，每当开关K启动后，控制器就输出预定的N（N≤15〉个脉冲，并要求输出的每个脉冲是完整的。
时钟脉冲控制器的工作波形如图4.6.2所示。
为了检测控制器是否输出了N个脉冲，应将控制器的输出信号Z去驱动一个检测电路（四位计数器），观察计数器最终状态值是否等于N。
四、实验步骤：
1．按照设计的逻辑电路布线，启动开关K接至实验台上某个开关Ki，并将电路的预置数输入端接至实验台的4个开关，时钟端接脉冲源，控制器输出Z及检测器输出均接显示灯Li。
2．通过拨动开关预置脉冲个数N。
3．将启动开关K拨向上（K=1），观察显示灯的变化，最终是否等于N。
4．将控制器的时钟脉冲端接单脉冲，重复（3），观察送出的N个脉冲是否都完整的。
说明:
1.要保证每个脉冲是完整的，即Z1总是等于1，即Z1=1
2.通过使用“或非”，可以保证Qd,Qc,Qb,Qa从1111减到0000时Z1始终为1
3.193的CPd:
减计数脉冲，Cpu:
加计数脉冲，LD预置控制
4．预置开关拨动顺序：
“1”-“0”-“1”，给193
（1）预置初值，给193
（2）清零
5．按动脉冲开关时，193
（1）显示从1111-0000，193
（2）显示从0000-1111
5.测试：
预置1001，进行测试，看能否达到预期功能。
五、实验体会
1.这次是中规模电路实验，感觉做中规模电路实验一定要熟悉所用到的芯片的外部特性，才能最大发挥这个芯片的功能。
2.表达式
中需要用到或非门，但是实验平台中无或非门芯片，所以要对这个表达式化简的，把或非门改成非门再用与门最后用与非门。
总结
《数字逻辑》课程是计算机科学与技术专业必修的一门重要专业技术基础课程。
该课程理论与实际应用结合十分紧密，实验是掌握有关理论的重要环节。
通过实验，把我们在课堂学习的理论知识和实践紧密结合，理论联系实际，通过实践促进理论的理解，不会使理论知识成为空中楼阁。
不仅能巩固所学理论知识，而且能真正培养我们的实践动手能力和发现问题、分析问题、解决问题的能力。
实践是最好的导师，实践是检验真理的唯一标准。
在实验中还可以培养我们的团结协作能力。
沟通交流能力。
还能激发对这方面的兴趣，兴趣是最好的老师。
实验也是知识传播的一种途径，丰富教学，已知不是空洞、枯燥的机械式理论教学。
最后感谢指导老师的耐心指导。
升级会员 