主板各种信号说明非常有用.docx

主板各种信号说明非常有用.docx

《主板各种信号说明非常有用.docx》由会员分享，可在线阅读，更多相关《主板各种信号说明非常有用.docx（18页珍藏版）》请在冰豆网上搜索。

主板各种信号说明非常有用

主板上各种信号说明

一、CPU接口信号说明

1.A[31:

3]#        I/O        Address（地址总线）

 ν   这组地址信号定义了CPU的最大内存寻址空间为4GB.在地址周期的第一个子周期中,这些Pin传输的是交易的地址,在地址周期的第二个子周期中,这些Pin传输的是这个交易的信息类型.

2.A20M#        I          Adress-20Mask（地址位20屏蔽）

    ν此信号由ICH（南桥）输出至CPU的信号.它是让CPU在RealMode（真实模式）时仿真8086只有1MByte（1兆字节）地址空间,当超过1Mbyte位空间时A20M#为Low,A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上.

3.ADS#          I/O        AddressStrobe（地址选通）

    ν当这个信号被宣称时说明在地址信号上的数据是有效的.在一个新的交易中,所有Bus上的信号都在监控ADS#是否有效,一但ADS#有效,它们将会作一些相应的动作,如:

奇偶检查、协义检查、地址译码等操作.

4.ADSTB[1:

0]#    I/O        AddressStrobes

    ν这两个信号主要用于锁定A[31:

3]#和REQ[4:

0]#在它们的上升沿和下降沿.相应的ADSTB0#负责REQ[4:

0]#和A[16:

3]#,ADSTB1#负责A[31:

17]#.

5.AP[1:

0]#        I/O        AddressParity（地址奇偶校验）

    ν这两个信号主要用对地址总线的数据进行奇偶校验.

6.BCLK[1:

0]        I          BusClock（总线时钟）

    这两个Clock主要用于供应在HostBus上进行交易所需的Clock.ν

7.BNR#          I/O        BlockNextRequest（下一块请求）

    ν这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易.

8.BPRI#          I          BusPriorityRequest（总线优先权请求）

    ν这个信号主要用于对系统总线使用权的仲裁,它必须被连接到系统总线的适当Pin.当BPRI#有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定.总线所有者要始终保持BPRI#为有效,直到所有的请求都完成才释放总线的控制权.

9.BSEL[1:

0]        I/O    BusSelect（总线选择）

    ν这两组信号主要用于选择CPU所需的频率,下表定义了所选的频率:

10.  D[63:

0]#        I/O      Data（数据总线）

    ν这些信号线是数据总线主要负责传输数据.它们提供了CPU与NB（北桥）之间64Bit的通道.只有当DRDY#为Low时,总在线的数据才为有效,否则视为无效数据.

11.  DBI[3:

0]#        I/O      DataBusInversion（数据总线倒置）

    ν这些信号主要用于指示数据总线的极性,当数据总在线的数据反向时,这些信号应为Low.这四个信号每个各负责16个数据总线,见下表:

12.  DBSY#          I/O      DataBusBusy（数据总线忙）

    ν当总线拥有者在使用总线时,会驱动DBSY#为Low表示总线在忙.当DBSY#为High时,数据总线被释放.

13.  DP[3:

0]#          I/O      DataParity（数据奇偶校验）

    ν这四个信号主要用于对数据总在线的数据进行奇偶校验.

14.  DRDY#          I/O      DataReady（数据准备）

    ν当DRDY#为Low时,指示当前数据总在线的数据是有效的,若为High时,则总在线的数据为无效.

15.  DSTBN[3:

0]#        I/O      DataStrobe

    DatastrobeusedtolatchinD[63:

0]#ν:

16.  DSTBP[3:

0]#        I/O      DataStrobe

    DatastrobeusedtolatchinνD[63:

0]#:

17.  FERR#          O      FloatingPointError（浮点错误）

    ν这个信号为一CPU输出至ICH（南桥）的信号.当CPU内部浮点运算器发生一个不可遮蔽的浮点运算错误时,FERR#被CPU驱动为Low.

18.  GTLREF        I        GTLReference（GTL参考电压）

    这个信号用于设定GTLνBus的参考电压,这个信号一般被设为Vcc电压的三分之二.

19.  IGNNE#          I        IgnoreNumericError（忽略数值错误）

    ν这个信号为一ICH输出至CPU的信号.当CPU出现浮点运算错误时需要此信号响应CPU.IGNNE#为Low时,CPU会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误.但若IGNNE#为High时,又有错误存在时,若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之一时,CPU会继续执行这个浮点指令但若指令不是上述指令时CPU会停止执行而等待外部中断来处理这个错误.

20.  INIT#          I          Initialization（初始化）

    ν这个信号为一由ICH输出至CPU的信号,与Reset功能上非常类似,但与Reset不同的是CPU内部L1Cache和浮点运算操作状态并没被无效化.但TLB（地址转换参考缓存器）与BTB（分歧地址缓存器）内数据则被无效化了.INIT#另一点与Reset不同的是CPU必须等到在指令与指令之间的空档才会被确认,而使CPU进入启始状态.

21.  INTR          I          ProcessorInterrupt（可遮蔽式中断）

    ν这个信号为一由ICH输出对CPU提出中断要求的信号,外围设备需要处理数据时,对中断控制器提出中断要求,当CPU侦测到INTR为High时,CPU先完成正在执行的总线周期,然后才开始处理INTR中断要求.

22.  PROCHOT#        I/O      ProcessorHot（CPU过温指示）

    ν当CPU的温度传感器侦测到CPU的温度超过它设定的最高度温度时,这个信号将会变Low,相应的CPU的温度控制电路就会动作.

23.  PWRGOOD        I        PowerGood（电源OK）

    ν这个信号通常由ICH（南桥）发给CPU,来告诉CPU电源已OK,若这个信号没有供到CPU,CPU将不能动作.

24.  REQ[4:

0]#          I/O      CommandRequest（命令请求）

    ν这些信号由CPU接到NB（北桥）,当总线拥有者开始一个新的交易时,由它来定义交易的命令.

25.  RESET#          I            Reset（重置信号）

    ν当Reset为High时CPU内部被重置到一个已知的状态并且开始从地址0FFFFFFF0H读取重置后的第一个指令.CPU内部的TLB（地址转换参考缓存器）、BTB（分歧地址缓存器）以及SDC（区段地址转换高速缓存）当重置发生时内部数据全部都变成无效.

26.  RS[2:

0]#          I          ResponseStatus（响应状态）

    ν这些信号由响应方来驱动,具体含义请看下表:

27.  STKOCC#          O        SocketOccupied（CPU插入）

    ν这个信号一般由CPU拉到地,在主机板上的作用主要是来告诉主机板CPU是不是第一次插入.若是第一次插入它会让你进CMOS对CPU进行重新设定.

28.  SMI#        I    SystemManagementInterrupt（系统管理中断）

    ν此信号为一由ICH输出至CPU的信号,当CPU侦测到SMI#为Low时,即进入SMM模式（系统管理模式）并到SMRAM（SystemManagementRAM）中读取SMI#处理程序,当CPU在SMM模式时NMI、INTR及SMI#中断信号都被遮蔽掉,必需等到CPU执行RSM（Resume）指令后SMI#、NMI及INTR中断信号才会被CPU认可.

29.  STPCLK#            I          StopClock（停止时钟）

   ν 当CPU进入省电模式时,ICH（南桥）将发出这个信号给CPU,让它把它的Clock停止.

28.  TRDY#              I/O      TargetReady（目标准备）

    ν当TRDY#为Low时,表示目标已经准备好,可以接收数据.当为High时,Target没有准备好.

29.  VID[4:

0]              O        VoltageID（电压识别）

    ν这些讯号主要用于设定CPU的工作电压,在主机板中这些信号必须被提升到最高3V.

二、VGA接口信号说明

1.HSYNC  O    CRTHorizontalSynchronization（水平同步信号）

    ν这个信号主要提供CRT水平扫描的信号.

2.VSYNC  O    CRTVerticalSynchronization（垂直同步信号）

    这个信号主要提供CRT垂直扫描的信号.ν

3.RED      O    REDanalogvideooutput（红色模拟信号输出）

    ν这个信号主要为CRT提供红基色模拟视频信号.

4.  GREEN    O    Greenanalogvideooutput（绿色模拟信号输出）

    这个信号主要为CRT提供绿基色模拟视频信号.ν

5.BLUE        O    Blueanalogvideooutput（蓝色模拟信号输出）

    ν这个信号主要为CRT提供蓝基色模拟视频信号.

6.REFSET    I    ResistorSet（电阻设置）

    ν这个信号将会连接一颗电阻到地,主要用于内部颜色调色板DAC.这颗电阻的阻值一般为169奥姆,精度为1％.

7.DDCA_CLK      I/O    AnalogDDCClock

    ν这个信号连接NB（北桥）与显示器,这个Clock属于I²C接口,它与DDCA_DATA组合使用,用于读取显示器的数据.

8.DDCA_DATA    I/O    AnalogDDCClock

    ν这个信号连接NB（北桥）与显示器,这个Data与Clock一样也属于I²C接口,它与DDCA_CLK组合使用,用于读取显示器的数据.

三、AGP接口信号说明

1.  GPIPE#          I/O      PipelinedRead（流水线读）

    ν这个信号由当前的Master来执行,它可以使用在AGP2.0模式,但不能在AGP3.0的规范使用.在AGP3.0的规范中这个信号由DBI_HI（DynamicBusInversionHI）代替.

2.  GSBA[7:

0]      I        SidebandAddress（边带地址）

    这组信号提供了一个附加的总线去传输地址和命令从AGPνMaster（显示卡）到GMCH（北桥）.

3.  GRBF#          I        ReadBufferFull（读缓存区满）

    这个信号说明Master是否可以接受先前以低优先权请求的要读取的  ν数据.当RBF#为Low时,中裁器将停止以低优先权去读取数据到Master.

4.  GWBF#        I        WriteBufferFull（写缓存区满）

    ν这个信号说明Master是否可以准备接受从核心控制器的快写数据.当WBF#为Low时,中裁器将停止这个快写数据的交易.

5.  ST[2:

0]          O      StatusBus（总线状态）

    ν这组信号有三BIT,可以组成八组,每组分别表示当前总线的状态.

6.  ADSTB0        I/O    ADBusStrobe0（地址数据总线选通）

    这个信号可以提供2X的时序为AGP,它负责总线AD[15:

0].ν

7.  ADSTB0#        I/O    ADBusStrobe0（地址数据总线选通）

    ν这个信号可以提供4X的时序为AGP,它负责总线AD[15:

0].

8.  ADSTB1        I/O    ADBusStrobe1（地址数据总线选通）

    这个信号可以提供2X的时序为AGP,它负责总线AD[31:

16].ν

9.ADSTB1#        I/O    ADBusStrobe1（地址数据总线选通）

    ν这个信号可以提供4X的时序为AGP,它负责线总AD[31:

16].

10.  SB_STB          I        SideBand  Strobe（SideBand选通）

    这个信号主要为SBA[7:

0]提供时序,它总是由AGPνMaster驱动.

11.  SB_STB#        I          SideBandStrobe（SideBand选通）

    这个信号为SBA[7:

ν0]提供时序只在AGP4X模式,它总是由AGPMaster驱动.  

12.  CLK              O          CLOCK（频率）

   ν 为AGP和PCI控制信号提供参考时序.

13.  PME#              PowerManagementEvent（电源管理事件）

    这个信号在AGPν协议中不使用,但是它用在PCI协议中由操作系统来管理.关于PME#的详细定义请参加PCI协议规范.

14.  TYPEDET#        TypeDetect（类型检查）

    ν从AGP发展来看,有1X、2X、4X和8X四种模式,每种模式所使用的电压也不尽相同,那AGP控制器怎么知到你插的是什么样的显卡呢？

就是通过这个信号来告诉AGPControl的.用这个信号来设定当前显卡所需的电压.

15.  FRAME#          I/O      Frame（周期框架）

    在AGP管道传输时这个信号不使用,这个信号只用在AGP的快写方式.ν

16.  IRDY#            I/O      InitiatorReady（起始者备妥）

    这个信号说明AGPνMaster已经准备好当前交易所需的数据,它只用在写操作,AGPMaster不允许插入等待状态.

17.  TRDY#            I/O    TargetReady（目标备妥）

    这个信号说明AGPνTarget已经准备好整个交易所需要读的数据,这个Target可以插入等待状态.

18.  STOP#          I/O        Stop（停止）

    ν这个信号在AGP交易时不使用.对于快写方式,当STOP#为Low时,停止当前交易.

19.  DEVSEL#        I/O          DeviceSelect（设备选择）

    ν在AGP交易时不使用.在快写方式,当在一个交易不能完成时,它就会被使用.

20.  REQ#            I            Request（请求）

    这个信号用于向中裁器请求当前总线使用权为开始一个PCIorνAGP交易.

21.  GNT#            O        Grant（保证）

    ν当中裁器收到Initiator发出请求后,若当前总线为空闲,中裁器就会通过GNT#把总线控制权交给Initiator.

22.  AD[31:

0]          I/O      AddressDataBus（数据地址总线）

    ν这些信号用来传输地址和数据.

23.  C/BE[3:

0]#      I/O    Command/ByteEnable（命令／位致能）

    当一个交易开始时,提供命令信息.在AGPνMaster做写交易时,提供有效的位信息.

四、Memory接口信号说明

1.SCMDCLK[5:

0]        O    DifferentialDDRClock（时钟输出）

    νSCMDCLK与SCMDCLK#是差分时钟输出对,地址和控制信号都在这个两个Clock正负边沿的交叉点采样.每个DIMM共有三对.

2.SCMDCLK[5:

0]#      O    DifferentialDDRClock（时钟输出）

    ν这个Clock信号的意义同上.

3.SCS[3:

0]#              O    ChipSelect（芯片选择）

    当这些信号有效时,表示一个Chip已被选择了,每个信号对应于SDRAM的一行.ν

4.SMA[12:

0]          O        MemoryAddress（内存地址）

    ν这些信号主要用于提供多元的行列地址给内存.

5.SBA[1:

0]            O        BankAddress（Bank选择）

    ν这个些信号定义了在每个内存行中哪个Bank被选择.Bank选择信号和内存地址信号联合使用可寻址到内存的任何单元.

6.SRAS#            O        RowAddress（行地址）

    ν行地址,它和SCAS#、SWE#一起使用,用来定义内存的命令.    

7.SCAS#            O        ColumnAddress（列地址）

    ν列地址,它和SRAS#、SWE#一起使用,用来定义内存的命令.

8.SWE#              O        WriteEnable（写允许）

    写允许信号,它与SRAS#、SCAS#一起使用,用来定义内存的命令.ν

9.SDQ[63:

0]          I/O      DataLines（数据线）

    ν这些信号线用于传输数据.

10.  SDM[7:

0]          O        DataMask（数据屏蔽）

    当在写周期有效时,在内存中传输的数据被屏蔽.在这八个信号中每个信号负责八根数据线.ν

11.  SDQS[7:

0]        I/O        DataStrobe（数据选通）

    ν这些信号主要用于捕获数据.这八个信号每个信号负责八根数据线.

12.  SCKE[3:

0]        O        ClockEnable（时钟允许）

    这个信号在上电时对内存进行初始化,它们也可以用于关闭不使用的内存数据行. ν       

五、HUB接口信号说明

1.HL[10:

0]          I/O    PacketData（数据包）

    这些信号主要用于HubInterface读写操作时传输数据.ν

2.HISTRS          I/O  PacketStrobe（数据选通）

3.HISTRF          I/O  PacketStrobeComplement

    这个信号与HISTRS一起在HUBνinteface上传输与接收数据.

六、LANLINK接口信号说明

1.LAN_CLK        I        LanI/FClock（网络时钟）

    这个信号由LanνChipset驱动输出,它的频率范围在5~50Mhz.

2.LAN_RXD[2:

0]    I        ReceivedData（接收数据）

    这些信号是由LanChipset驱动输出到南桥.ν

3.LAN_TXD[2:

0]    O      TransmitData（传输数据）

    这些信号是南桥驱动输出到LanChipset.ν

4.LAN_RSTSYNC  O      LanReset