数字秒表 论文.docx
《数字秒表 论文.docx》由会员分享，可在线阅读，更多相关《数字秒表 论文.docx（35页珍藏版）》请在冰豆网上搜索。
数字秒表论文
2012届毕业设计任务书
一、课题名称：
数字秒表的设计与制作
二、指导老师：
谢永超
三、设计内容与要求
1、课题概述
秒表是比赛中常用的比赛装置，它是数字电路和模拟电路的有效组合，请利用已学的模拟电子技术和数字电子技术的知识设计并制作一个由显示电路、复位电路、控制电路与电源电路组成的数字秒表。
数字秒表具有启动、复位暂停和继续功能。
2、设计内容与要求
显示电路：
位数码管显示，其中两位显示min，四位显示sec。
显示分辨率为0.01s；表的最大计时值为59min59.99sec。
（2）复位电路：
通过复位点路设置秒表的复位/启动键，按一下该键启动计时，再按即清0。
依此循环。
设置秒表的暂行/继续键。
启动后按一下暂行，再按继续。
依此循环。
（3）控制电路：
时钟脉冲控制电路是整个系统的时基信号，有一定的精度要求，该系统用555定时器实现。
在该电路中考虑秒后有两位均为十进制计数，故需要脉冲频率为100Hz。
（4）电源电路：
电源电路为数字秒表提供工作电压，要求输出直流电压5V-15V可调。
（5）用Protel99SE绘制原理图和PCB图，利用已有的实验条件争取实现将PCB图转印到印制板。
（6）制作实物并完成电路调试。
（7）提交毕业设计论文。
3、技术参数
（1）位数码管显示，其中两位显示min，四位显示sec。
；
（2）表的最大计时值为59min59.99sec；
（3）电源电路输出直流电压5V-15V,输出电流100mA.
四、设计参考书
《模拟电子技术》、《高频电子技术》、《数字电路设计方法》、《电子装置的设计》
五、设计说明书要求
封面：
包括设计题目，班级，姓名，指导老师，完成时间
目录：
根据说明书的内容决定，一般采用2~3级。
设计任务书：
包括课题名称、目的、用途、主要技术性能指标（参照教材目录编排）。
中文题目、摘要、关键词；英文题目、摘要、关键词。
正文：
设计方案框图及电路工作原理：
包括系统方框图，电气原理图，各单元电路的设计，简述主要部件（包括主要集成电路）的工作原理、工作条件、给定参数、理论公式及详细的计算步骤、计算结果。
这是说明书的主要部分。
元件参数表：
包括所选用的元器件名称、参数、型号。
调试方案：
包括调试的条件、方法、使用仪器设备的型号，并对测试数据进行分析。
设计心得：
包括对本课程设计的客观评价、设计特点、存在的问题以及改进意见等。
参考文献：
包括作者、署名、出版地、出版年等
六、设计进程安排
第1周：
资料准备与借阅，了解课题思路。
第2-3周：
设计要求说明及课题内容辅导，完成图纸初稿。
第4-6周：
进行毕业设计，完成说明书初稿。
第7周：
第二次检查设计完成情况，并作好毕业答辩准备。
第8周：
毕业答辩与综合成绩评定。
七、毕业设计答辩及论文要求
1.毕业设计答辩要求
答辩前三天，每个学生应按时将毕业设计说明书或毕业论文、专题报告等必要资料交指导教师审阅，由指导教师写出审阅意见。
学生答辩时对自述部分应写出书面提纲，内容包括课题的任务、目的和意义，所采用的原始资料或参考文献、设计的基本内容和主要方法、成果结论和评价。
答辩小组质询课题的关键问题，质询与课题密切相关的基本理论、知识、设计与计算方法实验方法、测试方法，鉴别学生独立工作能力、创新能力。
2．毕业设计论文要求
文字要求：
说明书要求打印（除图纸外），不能手写。
文字通顺，语言流畅，排版合理，无错别字，不允许抄袭。
图纸要求：
按工程制图标准制图，图面整洁，布局合理，线条粗细均匀，圆弧连接光滑，尺寸标注规范，文字注释必须使用工程字书写。
曲线图表要求：
所有曲线、图表、线路图、程序框图、示意图等不准用徒手画，必须按国家规定的标准或工程要求绘制
摘要
电子式秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。
电子式秒表从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本次实验所做电子式秒表由信号发生系统和计时系统构成。
由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100HZ。
计时系统由计数器、译码器、显示器组成。
计数器由74LS160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方式。
译码器由74LS48构成，显示器由数码管构成。
具体过程为：
由晶体震荡器产生100HZ脉冲信号先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“分”、“秒”、“10毫秒”依次在数码管显示出来。
该秒表最大计时值为59分59.99秒，“10毫秒”为一百进制计数器组成，“分”和“秒”为六十进制计数器组成。
关键词：
计时精度计数器显示器
Abstract
Electronicstopwatchwithadigitalcircuittechnology,cent,secondtimingdevice,mechanicaldevice,hasalongerservicelife,soithasbeenwidelyused.
Electronicstopwatchfromtheprincipleofspeaking,isatypicaldigitalcircuits,includingtheassemblylogiccircuitandthesequentialcircuits.Theexperimentsdonebytheelectronicstopwatchtimingsystemconsistsofsignalgeneratingsystem.Duetotheneedformorestablesignal,sothesignalgenerationsystemof555timerandaresistorandacapacitortoformamultivibrator,signalfrequencyis100HZ.Timingsystemiscomposedofacounter,decoder,display.Counterby74LS160,composedofdecimalcountercomposedofonehundredhexadecimalandbinarycountersixty,usingasynchronousbinarymode.Thedecoderisformedby74LS48,displaybythedigitaltube.Thespecificprocess:
thecrystaloscillatortogenerate100HZpulsesignalfirstentersthecounter,thentheincomingdecoder,the4signalsareconvertedtodigitaltubedisplay7signal,resultsin"points","thesecond","10ms"followedinthedigitaltubedisplay.Thestopwatchtimingvalueofmaximum59pointsin59.99seconds,"10ms"asonehundredhexadecimalcounter,"points"and"s"forthesixtybinarycounter.
Keywords:
timing.precisioncounterdisplay
第1章绪论
所为数字式秒表，所以必须有一个数字显示。
按设计要求，须用七段数码管来做显示器。
题目要求最大记数值为59，59，99，那则需要六个数码管。
集成电路555定时器与电阻和电容组成的多谐振荡器。
其核心部分使用六个74LS160计数器采用串联方式构成，这种连接方式简单，使用元器件数量少。
由于555定时器的比较器灵敏度较高，输出驱动电流大，功能灵活，再加上电路结构简单，计算比较方便，所以CP脉冲是由555多谐振荡器产生的。
数字式秒表实际上是一个频率（100HZ）进行计数的计数电路。
由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该电路清零、启动计时、暂停及继续计数等控制功能，同时需要一个分频电路把100kHZ分成100HZ的时间信号达到到准确稳定。
通常使用石英晶体振荡器电路构控制成数字钟。
数字电子钟由以下几部分组成：
555振荡器和分频器组成的秒脉冲发生器；秒表控制开关；一百进制秒、六十进制分计数器和六十进制秒计数器；以及秒、分的译码显示部分等。
根据经济高峰会谈的报告通过对秒表行业的市场情况进行深入的调查研究。
结合国家统计数据以及现阶段的宏观经济和政策环境，以数据图表和专业论述的形式，对于秒表行业2007-2010年发展状况进行全面的总结叙述，内容涉及秒表的国内外发展状况，市场规模，需求等，并对秒表行业规模以上竞争企业进行详细调查研究同时分析当前全球经济背景和对秒表行业的发展影响，对未来3至5年秒表行业的发展趋势进行深层次，多角度的分析和论证。
把握秒表行业未来几年发展动向，同时给秒表行业决策的重要参考依据。
秒表向信息化，多元化，集成化发展使秒表变得越来越小，功能越来越强大，外表越来越美观。
第2章系统方案设计与论证
2.1方案设计
数字式秒表，就需要显示数字。
根据设计要求，要用数码管来做显示器。
题目要求最大记数值为59分59.99秒，则需要一个8段数码管作为秒位（有小数点）和五个7段数码管作为分秒位。
要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。
秒表核心部分——计数器，此次选择74LS160计数器。
它具有同步置数和异步清零功能。
主要是利用它可以十分频的功能。
计数脉冲是由555定时器构成的多谐振荡器，产生100赫兹脉冲。
如果精度要求高，也可采用石英振荡器。
在选择译码器的时候，有多种选择，如74LS47，74LS48等4-7线译码器。
如果选择7447，则用来驱动共阳极数码管；如果选择7448，则用来驱动共阴极数码管。
在选择数码显示管时，可以利用六个数码管；也可以借鉴简易数字频率计中的四位数码管来显示后四位，再用两个数码管显示分钟的两位。
本次设计中选择前一种方法。
选择信号发生器时，有两种方案：
一种是用晶体振荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。
第一种方案石英晶振荡器精度很高，一般都需要多级分频。
频率稳定性好，Q值高，带宽窄，但频率不能调整，只适合定频工作。
并且成本较高，石英晶振荡器基于具有压电效应，随交流变压电的频率产生周期性的机械振动，机械振动又会在两级上产生交变电荷形成电流，当外加交变电压的频率与石英晶片的固有振动频率相等时，晶片机械振动最强，晶片两边电荷数量和其交变电流最大，产生类似的，回路的串联谐振，由于频率很稳定，所以只能适合固定的频率，不能调整，由此接入外部电路的操作较为不便，还有就是它的谐振频率与晶片的切割方式、几何形状、尺寸等有关，所以石英晶振荡器有多方面的限制。
第二种方案采用集成电路555定时器与电阻和电容组成的多谐振荡器,他将模拟电路和逻辑电路巧妙的结合在一起，具有结构简单，使用电压范围大，工作速度快，定时精度高，驱动能力强等优点。
接同电源以后，不需要外加触发信号，并能自发产生矩形脉冲，接入外部电路以后，操作相对于石英触发器来说操作简单。
只需简单的电阻器、电容器，即可完成特定的振荡延时作用。
其延时范围极广，可由几微秒至几小时之间，只需少数的电阻和电容，便可产生数位电路所需的各种不同频率之脉波讯号；它的操作电源范围极大，可与TTL，CMOS等逻辑电路配合，也就是它的输出电平及输入触发电平，均能与这些系列逻辑电路的高、低电平匹配；其输出端的供给电流大，可直接推动多种自动控制的负载；它的计时精确度高、温度稳定度佳，且价格便宜。
2.2需要方案元件的要求
基于上面所说优缺点的比较，根据实际情况，操作方面，频率调整程度，等，我们由此选择由555定时器构成秒表原理设计的总体方框图如下：
74LS160是十进制计数器，设计一百进制计数器只需将两片74LS160级联即可，而74LS161是十六进制计数器，其一百进制计数器的连接相对而言较复杂。
对于六十进制计数器，从电路图中我们同样可以知道74LS160的连接比74LS161的连接简单，相对而言所需的元器件也少。
综上，我们选择选择了用74LS160计数器。
所以这里我们选择用计数器74LS160芯片，通过乘数法或反馈置数法构成100进制和60进制计数器。
将两片74LS160计数器直接级联则可得到100进制计数器。
将一片74LS160设置成六进制计数器，再将其与一片74LS160级联，即可得到一个60进制计数器。
于上面所说优缺点的比较，根据实际情况，操作方面，频率调整程度，等，我们由此选择由555定时器构成秒表原理
2.3方案设定的要求
电子秒表的工作原理就是不断输出连续脉冲给加法计数器，而加法计数器通过译码器来显示它所记忆的脉冲周期个数。
1.时钟发生器：
利用石英震荡555定时器构成的多谐振荡器做时钟源,产生脉冲。
2.记数器：
对时钟信号进行记数并进位,百分之一秒和十分之一秒以及个位秒之间10进制,十位秒为六进制;本设计采用可预置的十进制同步加法计数器74LS160构成电子秒表的计数单元。
3.译码器：
对脉冲记数进行译码输出到显示单元中。
4.显示器：
采用4片LED显示器把各位的数值显示出来，是秒表最终的输出，共有四位，精确到百分之一秒；74LS48是BCD码到七段码的显示译码器。
5.控制器：
控制电路是对秒表的工作状态（记时开始/暂停）进行控制的单元。
属低电平直接触发的触发器，有直接置位、复位的功能。
2.4基本方框图如图：
图1
框架描述：
脉冲控制电路有555电路组成，上电后555电路发出信号脉给毫秒的十进制个位模块74LS160，通过显示译码电路显示出来，然后再进位给十位，通过显示译码电路显示出来；当达到99时进位给秒的十进制模块74LS160，通过显示译码电路显示出来，然后进位给秒的六进制模块74LS160，通过显示译码电路显示出来；当达到59s时进位给分钟的十进制模块的74LS160，通过显示译码电路显示出来，然后进位给分钟的六进制制模块的74LS160，通过显示译码电路显示出来；当按下复位键时，所有的模块清零。
第3章系统元件设计
3.1控制电路及时钟脉冲发生信号
本部分主要包括，555定时器电路产生100Hz矩形波振荡脉冲，两个控制按钮S1,S2分别控制秒表的复位/启动和暂停/继续。
3.1.1用555定时器构成方波发生器
图3.1555定时器构成方波发生器电
1脚：
外接电源负端VSS或接地，一般情况下接地。
8脚：
外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。
一般用5V。
3脚：
输出端Vo
2脚：
低触发端
6脚：
TH高触发端
4脚：
是直接清零端。
当
端接低电平，则时基电路不工作，此时不论
、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：
VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
7脚：
放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
该电路是由555定时器以及外围的电阻，电容组成的。
其中R1作用是调节时钟脉冲输出频率的作用；1UF的电容作用在于充放电的作用；103的电容是具有滤波的作用。
当电源给予一个电压的时候，我们设电源为VCC两个电阻进行分压的作用，使6脚和2脚的基准电压分别是2/3VCC、1/3VCC,其中6脚为高触发端，2脚为低触发端，输出端控制RS触发器状态和放电管T的开关状态。
当输入信号自6脚即高电平触发输入并超过参考电平2/3Vcc时，触发器复位，555的输出端3脚输出低电平，同时放电开关管T导通：
当输入信号自2脚输入并低于1/3Vcc时，触发器置位，555的3脚输出高电平，同时放电开关管截止。
4脚是复位端
，当
=0，555的3脚输出低电平。
平时
端开路或接VCC，5脚是控制电压端，平时输出2/3Vcc作为比较器C1的参考电平，当5脚外接一个输人电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个103的电容器接地，起滤波作用，以消除外来的干扰，确保参考电平的稳定。
T为放电管，当T导通时，将给接于脚7的电容器提供低阻值的放电通路。
在555内部R-S触发器中的同高出低、同低出高、不同保持的原理详细如图3.3，从555定时器构成的多谐振荡器OUT（3）引脚出来的频率是100赫兹。
表3.3555时基电路的功能表
在实践中，如果用示波器观察到频率不正确，可调整R1来改变频率，减小误差。
调节R1使得多谐振荡器的输出为100Hz时钟脉冲，并接集成芯片74LS00（SA）的2号管脚,而SA的1号管脚则接暂停/继续按钮,暂停/继续按钮通过高低电平的转换以及74LS00的与逻辑运算实现对时钟脉冲CP的封锁与开通控制,而其他电路不受其影响。
74LS00的3号管脚输出接至U1（最低位十进制计数器74LS160）的时钟输入端作为时钟分频计数的基本时钟。
555多谐振荡的参数：
T1=（R1+R2）Cln2为充电时间
T2=R1Cln2为放电时间
T=T1+T2=（R2+2R1）Cln2为脉冲周期
F=1/T为振荡频率
3.2.时钟分频计数电路
时钟分频电路的主要芯片为74LS160，主要电路为由74LS160与74LS04组成的十分频的分频电路以及由74LS160和74LS00组成的六分频的时钟分频电路。
时钟脉冲分频计数部分：
首先由十进制模块通过串行计数组成100分频电路，因为74LS160是同步十进制计数器，在Q3~Q0输出端为1001（即9）时，其进位端TC同时由0变为1，设计过程中采用的是置数清零法，而集成芯片74LS160为同步置数，此处如果TC直接接入下一级的时钟输入端，则会发生本位数字为9，而它的高位数字已经进位的现象。
要消除这种现象则可以在TC端与下一级的时钟端之间接入一个非门，使得TC输出反相，在本位输出进位脉冲时，其高位时钟接收到的为时钟的无效边沿（下降沿），而在本位自然清零时，高位才会接收到一有效时钟边沿（上升沿），从而达到正确进位的目的。
而六十进制与下级模块的级连，由于六进制模块在实现过程中已经接入了一个74LS00的与非门，故其输出不必再接非门，而是从该74L0的输出端接至高位时钟脉冲端。
应用74LS160的异步清零功能，将所有74LS160（U1~U6）的清零端MR全部并接至控制按钮S1（复位\开始按钮），通过S1对高低电平的转换实现清零。
图中所示
（1）～（6）的Q0~Q3端分别接从低位到高位的六个7448的A~D输入端。
集成芯片74LS160，其管脚排列如图所示。
图3.474LS160管脚排列
表3.5引脚功能表
输入
输出
MR
PE
CET
CEP
CLK
P3
P2
P1
P0
Q3
Q2
Q1
Q0
0
X
X
X
X
X
X
X
X
0
0
0
0
1
0
X
X
D3
D2
D1
D0
D3
D2
D1
D0
1
1
1
1
X
X
X
X
计数
1
1
0
X
X
X
X
X
X
保持
1
1
X
0
X
X
X
X
X
保持
3.2.174LS04的芯片介绍
分频电路中与74LS160组成的非门构成十分频电路，从74LS160的TC端出来接74LS04的非门接入下个74LS160的时钟脉冲输入端。
74LS04是6非门（反相器）它的工作电压5V，他的内部含有6个coms反相器，74LS04的作用就是反相把1变成0。
集成芯片74LS04的引脚图如图3.6所示：
图3.674LS04的引脚图
除了14脚接电源，7脚接地以外，A和Q组成一个非门，由上图所示74LS04的引脚可以构成6个非门，我们在分频电路中需要4个非门电路。
3.2.274LS00的芯片介绍
分频电路中与74LS160组成的非门构成六分频电路。
，从74LS160的TC端出来接
74LS00的非门接入下个74LS160的时钟脉冲输入端。
74LS00是6与非门它的工作电压在4.75到5.25之间，为了方便计算我们使用电压为5V。
集成芯片74LS00的引脚图如图3.7所示：
图3.774LS00的引脚
在74LS00中有两个输入端A、B，输出端Y。
其中7脚和14脚分别接入GND和VCC在秒表电路中吧十分频转化成六分频接入与非门，与非门的输出端有一点接入74LS160的PE端，PE端当十进制转化成六进制时候使用我们需要2个与非门，
与非门真值表如下：
表3.8与非门表
A
B
Y
0
0
1
1
0
1
0
1
1
1
1
0
3.3芯片74LS160构成十分频器
74LS160本身即为同步十进制计数器，用以构成十分频器直接使用其进位输出端即可，需要注意的是，在级联过程中，因为74LS160计数过程为上升沿有效，而进位输出时CO端是由0变1，为上升沿，要使计数状态不缺失，需在TC与下一级的连接中串入一个非门。
如下图所示：
图3.9十分频器电路图
3.474LS160构成的六分频电路
由74LS160组成的六分频电路如下图所示电路，给CLK以点动单脉冲或频率较低的连续脉冲，Q端接发光二极管，观察发光二极管的状态。
同时进位输出端接发光二极管，观察并记录现象，看是否为六进制输出。
判断其正确性与可靠性，经验证该电路动作可靠，输出正确。
图3.106进制计数器电路图
3.5由十分频电路及六分频电路组成一百分频及六十分频电路
（1）一百分频电路如下图所示：
两级十分频电路串联，中间通过74LS04的一个非门把进位输出端的时钟信号送入高位的时钟输入端CLK,实现准确的串行进位控制,清零控制端并接，接到复位/开始控制按钮，实现控制。
图3.6一百分频电路图
（2）六十分频电路如下图所示：
一级十分频电路与一级六分频电路串联，形成串行进位计数，其内部级联与一百进制相同,时钟脉冲均为低位的进位端通过一非门接至高位的CLK端。
清零控制端并接，接到复位/开始控制按钮，实现控制。
图3.7六十分频电路图
计数器最终连线图
一百进制和六十进制计数器之间、六十进制和一百进制之间的接法如下图3.8所示：
图3.8计数器最终连线图
3.6显示译码电路
该部分主要显示译码电路7448和显示数码管组成。
译码驱动电路（74LS47、74LS48）及七段显示数码管
（1）七段显示数码管实际工作中常采用发光二极管型七段显示数码管来直观地显示数字。
它的数字形式如下图所示：
升级会员 