课程设计电子钟.docx
《课程设计电子钟.docx》由会员分享,可在线阅读,更多相关《课程设计电子钟.docx(15页珍藏版)》请在冰豆网上搜索。
课程设计电子钟
1
课程设计应达到的目的
1通过本次课程设计的实践与前后的准备与总结,复习,钻研和领会,巩固了数字电子技术课上所学知识,使我们初步掌握了该仿真软件Multisim的使用;
2提高电路布局﹑布线及检查和排除故障的能力;
3提高书面表达能力;
4通过小组团队的实践,为毕业后适应团队合作开发模式打下基础,了解项目管理﹑团队合作﹑文档编写﹑口头与书面表达的重要性。
并在实验中提高自学能力,创造能力与团队协作能力。
2.课程设计题目及要求
题目:
《数字电子钟设计》
㈠设计要求:
⑴准确计时,以数字形式显示时﹑分﹑秒的时间。
⑵小时计时采用24进制的计时方法,分﹑秒采用60进制的计时方式。
⑶具有快速校准时、分、秒的功能。
㈡设计目的:
了解555定时器、4518和74LS160计数器、4511译码器、共阴数码管等各种元件的使用方法。
主要了解各种芯片的引脚:
使能端、清零端、置一端、输入输出端的高低位判别、电源接地端等等的接法要会根据电路图来分得清。
㈢单元电路设计:
1秒脉冲发生器
2秒、分、时计时器
3秒、分、时译码显示模块
4校时电路
㈣附图说明各部分功能的实现:
1开始状态
2时、分、秒分别校时
3满60秒向分钟进位状态
4满60分向小时进位状态
523:
59:
50向00:
00:
00进位
3.课程设计任务及工作量的要求〔包括课程设计计算说明书、图纸、实物样品等要求〕
课程设计为学生提供了一个既动手又动脑,独立实践的机会,将课本上的理论知识和实际有机的结合起来,锻炼学生的分析解决实际问题的能力,提高学生适应实际、实践动手的能力。
课程设计是一门很好的课程,很值得我们去投入。
㈠本次设计考核的主要能力有:
1.电工基本知识
2.模拟电子技术知识
3.数字电子技术知识
4.项目设计与运作能力
6.团队协作能力
7.技术文档撰写能力
㈡要求完成的工作量包括:
5设计仿真模拟电路并现场调试成功;
6制作成品,并现场演示效果;
7上交团队合作的总结。
㈢设计报告内容
3.1实验名称
数字电子钟
3.2实验目的
•掌握数字电子钟的设计、组装与调试方法;
•熟悉集成电路的使用方法。
3.3实验器材及主要器件
器件名称
型号
数量
555计数器
NE555
1
译码器
74HC4511
6
计数器
74LS160
2
D触发器
74LS74
1
双BCD同步加计数器
4518
6
与门
7408
8
或门
7432
3
与非门
74LS00
2
100Ω
6
50Ω
6
电阻
2kΩ
1
5kΩ
1
22MΩ
1
电位器
10kΩ
2
电容
10uF
1
100uF
1
10pF
1
数码管
共阴七段显示
6
晶振
R145-32768Hz
1
3.4数字电子钟基本原理
数字电子钟的逻辑框图如下图所示。
它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。
555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲,秒脉冲送入计数器,计数结果通过“时”、“分”、“秒”译码器显示时间。
框图
3.5数字电子钟单元电路设计、参数计算和器件选择
555定时器介绍:
555定时器电路是一种中规模集成定时器,目前应用十分广泛。
通常只需外接几个电阻及电容元件,就可以构成各种不同用途的脉冲电路,如多谐振荡器,单稳态触发器以及施密特触发器等。
构成多谐振荡器时器各个引脚及电容电容的接法如上图所示。
555定时器构成多谐振荡器的电路
A.电路结构
下图5所示为用555定时器构成多谐振荡器的电路中,R端接高电平Vcc。
Vco(5)连接0.01uF电容,起滤波作用。
将Vi1(6)和Vi2
(2)连接在一起,作为输入信号Vi的输入端,就构成如图5所示的多谐振荡器电路形式。
将三极管Td输入端(7)通电阻R1接到电源Vcc,Td就构成集电极开路反向器形式,其输出再通过RC积分电路反馈至输入V1,就构成多谐振荡器,其波形如图6所示。
555定时器构成多谐振荡器的电路
C.电路分析
多谐振荡器是一种能产生矩形波的自激振荡器,也称矩形波发生器。
多谐振荡电路一共经历两个暂稳态:
在电容充电时,暂稳态持续时间为Tw1=0.7(R1+R2)C;
在电容C放电时,暂稳态持续时间为Tw2=0.7R2C。
因此,电路输出矩形脉冲的周期Tw为:
Tw=Tw1+Tw2=0.7(R1+2R2)C
555芯片的引脚图
脉冲发生器仿真图
用555计数器构成多谐振荡器,R1=5kΩ,R2=4.5kΩ,C1=10uF,C2=100uF。
(4.5kΩ可用10kΩ的电位器调节)
秒脉冲的波形图
由图可得到仿真出来的结果为
T=1.007S,
可以近似做为秒脉冲使用。
3.6秒、分计数器、译码器
秒分计数器及其译码电路图
CD4518是二、十进制(8421编码)同步加计数器,内含两个单元的加计数器,其功能表如真值表所示。
每单个单元有两个时钟输入端CLK和EN,可用时钟脉冲的上升沿或下降沿触发。
由表可知,若用ENABLE信号下降沿触发,触发信号由EN端输入,CLK端置“0”;若用CL℃K信号上升沿触发,触发信号由CL℃K端输入,ENABLE端置“1”。
RESET端是清零端,RESET端置“1”时,计数器各端输出端Q1~Q4均为“0”,只有RESET端置“0”时,CD4518才开始计数。
CD4511是一个用于驱动共阴极LED(数码管)显示器的BCD码—七段码译码器,特点:
具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器其中abcd为BCD码输入,a为最低位。
LT为灯测试端,加高电平时,显示器正常显示,加低电平时,显示器一直显示数码“8”,各笔段都被点亮,以检查显示器是否有故障。
BI为消隐功能端,低电平时使所有笔段均消隐,正常显示时,B1端应加高电平。
另外CD4511有拒绝伪码的特点,当输入数据越过十进制数9(1001)时,显示字形也自行消隐。
LE是锁存控制端,高电平时锁存,低电平时传输数据。
a~g是7段输出,可驱动共阴LED数码管。
图中为4518计数器加上4511译码器还有数码管组成秒、分计数器的显示电路。
CD4518芯片引脚图
CD4511芯片引脚图
3.7二十四进制时计数器
74LS160介绍
引出端符号:
TC进位输出端
CEP计数控制端
Q0-Q3输出端
CET计数控制端
CP时钟输入端(上升沿有效)
/MR异步清除输入端(低电平有效)
/PE同步并行置入控制端(低电平有效)74LS160芯片引脚图
十进制同步计数器(异步清除)
74LS160的简要说明:
160为可预置的十进制同步计数器,
160的清除端是异步的。
当清除端/MR为低电平时,不管时钟端
CP状态如何,即可完成清除功能。
160的预置是同步的。
当置入控制器/PE为低电平时,在CP上
升沿作用下,输出端Q0-Q3与数据输入端P0-P3一致。
对于
54/74160,当CP由低至高跳变或跳变前,如果计数控制端CEP、CET
为高电平,则/PE应避免由低至高电平的跳变,而54/74LS160无此
种限制。
160的计数是同步的,靠CP同时加在四个触发器上而实现的。
当CEP、CET均为高电平时,在CP上升沿作用下Q0-Q3同时变化。
时计数器及其译码电路图
3.8总电路图
(秒脉冲电路见第八页)
实物图:
4.主要参考文献
模拟电子技术(修订版)清华大学出版社北京交通大学出版社
模拟电子技术教程电子工业出版社
朱定华主编.电子电路测试与实验.北京:
清华大学出版社,2004.
5.总结:
做电路仿真重在自学,不管老实讲没讲过都可以通过上网查文档、看视频等找到资料自学,做了一个数字电路电子钟后,我感觉我学到了很多很多,至少会看电路图,会用multisim画电路图并且仿真,知道如何写元件表及如何买元件,也会实际连接电路图,最终也做出了一个能运行的电子钟。
现在对设计的过程了解的比较清楚了,万事开头难,好的开始是成功的一半,以后在做类似的设计的话,在开始时也不至于手忙脚乱,不知从何处下手。
总之,做了这个课程设计感觉收获颇丰。
5.课程设计时间安排
起止日期
工作内容
月日-月日
月日-月日
月日-月日
月日-月日
月日-月日
月日-月日
月日-月日
6.成绩考核办法
教研室审查意见:
教研室主任签字:
年月日