课程介绍及任务要求.ppt

课程介绍及任务要求.ppt

《课程介绍及任务要求.ppt》由会员分享，可在线阅读，更多相关《课程介绍及任务要求.ppt（13页珍藏版）》请在冰豆网上搜索。

现代集成电路应用综合设计现代集成电路应用综合设计课程简介课程简介本课程是在本课程是在数字电子技术数字电子技术、EDA技术与技术与VHDL等课程的基础上，以等课程的基础上，以FPGA实验系统实验系统为开发平台为开发平台,进行数字进行数字系统设计的实践性课程系统设计的实践性课程.本次课程设计的特点与特色本次课程设计的特点与特色从设计所采用核心芯片的特点来看从设计所采用核心芯片的特点来看,FPGA的的应用之广泛全面应用之广泛全面,发展势头之迅猛发展势头之迅猛,掌握其掌握其设计此其时也设计此其时也在培养在培养自主创新能力自主创新能力这个方面这个方面,数模混合课数模混合课程设计及单片机课程设计都无法望其项背程设计及单片机课程设计都无法望其项背从课程内容的安排来看从课程内容的安排来看,本设计有本设计有承上启下承上启下之功之功,可帮助同学们为将来发展选定方向可帮助同学们为将来发展选定方向本次设计采用本次设计采用循序渐进循序渐进的方式进行的方式进行,先做小先做小实验实验,再完成数字系统设计再完成数字系统设计FPGA实验开发系统实验开发系统（DSP+FPGA二合一二合一）取下取下TMS320VC54xDSP开发板即可进行独立的开发板即可进行独立的FPGA实验实验FPGA实验开发系统资源介绍实验开发系统资源介绍可完成数字系统开发设计的题目可完成数字系统开发设计的题目双双机机应应答答器器VGA显显示示器器控控制制器器液液晶晶显显示示控控制制器器秒秒表表函函数数信信号号发发生生器器电电压压表表自自动动售售饮饮料料控控制制器器数数字字密密码码锁锁出出租租车车自自动动计计费费器器简简易易交交通通灯灯控控制制器器数数字字式式频频率率计计多多功功能能数数字字钟钟本课程设计的任务和要求本课程设计的任务和要求一、设计任务一、设计任务按照本课件所提供的几个实验例程，熟练掌握按照本课件所提供的几个实验例程，熟练掌握QuartusQuartusIIII软件的原理图输入、软件的原理图输入、VHDLVHDL文本输入文本输入及混合输入等设计方法，完成实验例程后面的及混合输入等设计方法，完成实验例程后面的思考题。

在此基础上利用思考题。

在此基础上利用FPGAFPGA实验开发系统所实验开发系统所提供的资源完成多功能数字钟的提供的资源完成多功能数字钟的EDAEDA设计。

设计。

二、具体要求二、具体要求11、数字钟功能：

数字钟的时间为、数字钟功能：

数字钟的时间为2424小时一个周期；小时一个周期；数字钟须显示时、分、秒。

数字钟须显示时、分、秒。

22、清零校时功能：

可以实现时、分、秒清零功能；、清零校时功能：

可以实现时、分、秒清零功能；可以单独调时、调分，使其调整到标准时间。

可以单独调时、调分，使其调整到标准时间。

33、整点报时功能：

分位计数到、整点报时功能：

分位计数到5959分钟时，设置一个分钟时，设置一个报警指示灯闪烁，并持续报警指示灯闪烁，并持续11分钟。

分钟。

多功能数字钟的系统框图多功能数字钟的系统框图关于电脑和实验箱的使用关于电脑和实验箱的使用1、每人一台电脑，每个同学须在电脑上独立完成课件所规定的实验和数字钟的课件所规定的实验和数字钟的设计输入、软件编译及仿真等过程。

设计输入、软件编译及仿真等过程。

22、每两人一台实验箱，要进行器件的编、每两人一台实验箱，要进行器件的编程下载和硬件测试时，可通过转换并行程下载和硬件测试时，可通过转换并行接口线的方式以完成实验。

接口线的方式以完成实验。

考核方式考核方式平时成绩：

平时成绩：

20%20%课程考核：

课程考核：

80%80%注：

注：

11、平时成绩主要以同学们的迟到、早退、平时成绩主要以同学们的迟到、早退、缺席情况进行考核。

无故缺席一次及迟到缺席情况进行考核。

无故缺席一次及迟到或早退三次考核成绩以零分计。

或早退三次考核成绩以零分计。

22、课程考核主要以提问、操作考查、设、课程考核主要以提问、操作考查、设计报告评分的方式进行。

计报告评分的方式进行。

课程设计报告要求课程设计报告要求设计报告必须人手一份，报告可以是设计报告必须人手一份，报告可以是电子打印稿。

报告内容应尽量体现创电子打印稿。

报告内容应尽量体现创新设计新设计,照抄课件参考设计内容者会照抄课件参考设计内容者会影响本门课程的最后成绩影响本门课程的最后成绩,望好自为之望好自为之